UHF RFID阅读器中恒定调谐增益LC-VCO设计

设计了一种应用于UHF RFID阅读器的恒定调谐增益LC-VCO。VCO采用互补交叉耦合结构实现较高电源利用效率,偏置电路采用电压调节结构有效抑制电源引入的噪声。提出创新的分布式偏置容抗管阵列,以实现恒定调谐增益。电路采用TSMC 0.18 μm CMOS RF工艺设计。仿真结果表明,VCO的频率调谐范围为1.61～2.03 GHz,在1 MHz频偏处,相位噪声为-127 dBc/Hz,电源电压1.8 V,电路消耗的总电流为3.4 mA。电路在保证低相位噪声和低电源噪声灵敏度的同时,工作频带内调谐增益的变化控制在±7%以内。     

1．3～2．2 GHz低噪声低功耗 CMOS LC VCO的设计

基于TSMC 0．18μm RFCMOS工艺,设计并实现了一个宽带低功耗低相位噪声的高性能压控振荡器（VCO）．为实现1．3～2．2 GHz调谐范围,VCO采用7‐bit（128根调谐曲线）固定电容阵列,同时也获得了超低的增益,降低了相位噪声．为弱化宽调谐范围带来的增益波动,VCO采用3‐bit可变电容阵列来提升低带曲线的斜率,以期与高带一致．为实现每根曲线的宽线性范围,可变电容采用分布式偏置电压技术．为降低相位噪声,还提出了一种输出零偏置架构以及电流源噪声滤除技术．测试结果表明,调谐电压的线性范围为0．2～1．6 V ;VCO输出频率范围为1．3～2．17 GHz ;高带调谐曲线叠合超过50％,低带超过80％;VCO增益仅为19 M Hz／V ;增益波动范围为13～25 M Hz／V ．当振荡频率为1312 M Hz ,1 M Hz 频偏处相位噪声为－116．53 dBc／Hz ;当振荡频率为2152 M Hz ,1 M Hz频偏处相噪为－112．78 dBc／Hz ．VCO功耗电流为1．2～3．2 mA ,电源电压为1．8 V ．提出的VCO既能提供51％的频率覆盖,又能实现低相位噪声,已经被成功应用于工业自动化无线传感网（WIA ）射频收发机芯片中．     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

一种用于单片UHF RFID阅读器中的低相位噪声LC VCO设计

介绍了一种适用于UHF RFID(Radio Frequency Identification)阅读器的低相位噪声压控振荡器(VCO)电路.通过在传统的VCO电路中加入抑制电源噪声的regulator并在共模端加入平衡滤波电路对尾电流源的二次谐波分量进行抑制来降低1/f3区域的相位噪声,同时选取合适的电感值及其Q值使得VCO在1/f2区域也能获得较佳的相位噪声性能.同时,文中给出了本设计中使用的低噪声基准源电路.整个电路采用UMC0.18 μm MM/RF CMOS工艺实现,仿真与测试结果显示所提出的VCO结构和传统VCO相比几乎在所有区域内对相噪声均有5 dB的改善.本设计使用的电源电压为3.3 V,VCO中心频率为1.8 GHz,调谐范围约为11%,频偏1MHz处相位噪声约为-127 dBc/Hz,总电流约为7.2 mA.     

一种高性能宽带LC VCO的设计

基于TSMC 65 nm CMOS工艺,采用电流偏置型差分负阻结构,设计了一个宽频率覆盖范围(7.6 ~ 10.7 GHz)的电感电容谐振压控振荡器(LC VCO)。采用差分控制电压方式,减小共模噪声对VCO性能的影响。采用三组可变电容共同作用的方式,减小VCO增益随振荡频率的变化,同时实现频率的温度补偿。创新性地采用一种新型开关结构,在基本不增加面积的情况下,优化了LC VCO的相位噪声性能。将该LC VCO用于为4.2 ~ 5 GHz双沿采样DAC提供时钟的锁相环电路,实现了良好的相位噪声性能。     

一种高性能宽带LCVCO的设计

基于TSMC 65nm CMOS工艺,采用电流偏置型差分负阻结构,设计了一个宽频率覆盖范围(7.6~10.7GHz)的电感电容谐振压控振荡器(LC VCO)。采用差分控制电压方式,减小共模噪声对VCO性能的影响。采用三组可变电容共同作用的方式,减小VCO增益随振荡频率的变化,同时实现频率的温度补偿。创新性地采用一种新型开关结构,在基本不增加面积的情况下,优化了LC VCO的相位噪声性能。将该LC VCO用于为4.2~5GHz双沿采样DAC提供时钟的锁相环电路,实现了良好的相位噪声性能。     

一个6GHz宽带低相位噪声CMOS LC VCO

用SMIC 0.13 μm CMOS工艺实现了一个低相位噪声的6 GHz压控振荡器(VCO).在对其相位噪声分析的基础上,通过改进和优化传统的调谐单元和噪声滤波电路以及加入源极负反馈电阻实现了一个宽带、低增益、低相位噪声VCO.测试结果显示,在中心频率频偏1 MHz处的相位噪声为-119 dBc/Hz,频率调谐范围为6...     

宽量程VCO电路

VCO(压控振荡器)是近代通信电路和测量仪器中最常见又有独特作用的部件。在多数应用中,亟需一个宽量程VCO,同时能在整个量程中显示出良好频率和幅度稳定性。但是由于温度、谐波、VCO的相位噪声对频率稳定性都有严重的影响,因此在宽量程情况下,符合全面的性能指标是十分困难的。从原理上说,VCO的相位噪声主要由电路的总Q值、电源噪声以及外部调谐电压决定的。Q值越高,相位噪声越小,但又限制了调谐宽度。因此,为了实现电路的总体性能指标,必须精心选择电路形式和元器件。本文设计的VCO符合下列主要性能指标:?电源电压:±12V±10%。?工…     

低相位噪声压控振荡器设计

分析了LC压控振荡器(VCO)相位噪声,通过改进电路结构,采用PMOS和NMOS管做负阻管,在尾电流源处加入电感电容滤波,优化电感设计,设计了一种高性能压控振荡器.采用TSMC 0.18 μm IP6M CMOS RF工艺,利用Cadence中的Spectre RF工具对电路进行仿真.在电路的偏置电流为6 mA、电源电压VDD=1.8 V时,输入控制电压为0.8～1.8 V,输出频率变化为1.29～1.51 GHz,调谐范围为12.9%,相位噪声为-134.4 dBc/Hz@1MHz,功耗仅为10.8 mW.     

超宽带无线收发机中的正交LC VCO设计

基于SMIC 0.18 μm CMOS工艺设计了一种可应用于MB-OFDM UWB无线收发机的宽带正交压控振荡器(QV-CO,Quadrature VCO).在研究VCO的相位噪声理论的基础上,采用了优化噪声的电路结构.此外,鉴于片上螺旋电感在VCO设计中的重要性,采用了一种快速选取工艺库螺旋电感的方法.仿真结果显示,QVCO的频率调谐范围为3.4～4.5 GHz,在1 MHz频率偏移处,相位噪声小于-119.6 dBc/Hz.在1.8 V电源电压下,电路总功耗为27 mw.     

一种高性能全差分双环路VCO的设计

设计了一种基于SMIC 0.18μm RF 1P6MCMOS工艺的高性能全差分环形压控振荡器(ring-VCO),采用双环连接方式,并运用交叉耦合正反馈来提高性能。在1.8V电源电压下对电路进行仿真,结果表明:1)中心频率为500MHz的环形VCO频率调谐范围为341～658MHz,增益最大值Kvco为-278.8MHz/V,谐振在500MHz下VCO的相位噪声为-104dBc/Hz@1MHz,功耗为22mW;2)中心频率为2.5GHz的环形VCO频率调谐范围为2.27～2.79GHz,增益最大值Kvco为-514.6MHz/V,谐振在2.5GHz下VCO的相位噪声为-98dBc/Hz@1MHz,功耗为32mW。该VCO适用于低压电路、高精度锁相环等。     

一种具有上电启动功能的差分环形压控振荡器

设计了一种具有上电启动功能的差分环形压控振荡器(VCO),该电路可作为时钟产生模块应用于SoC中的高速锁相环(PLL)。该VCO采用全差分延迟结构,可更好地抑制来自电源的共模噪声。增加了使控制电压变化可控的上电启动电路,便于控制PLL中环路开启次序,缩短PLL锁定时间,为延迟单元提供适当的初始偏置和起振条件。基于GF 28 nm标准CMOS工艺进行电路设计、仿真和版图设计。仿真结果表明,该VCO具有良好的起振可靠性和稳定性,输出频率调谐范围为0.65~3.9 GHz。在1 V电源电压、1.625 GHz中心频率时,相位噪声为-80.44 dBc/Hz@1 MHz,功耗为6.6 mW。应用该VCO的PLL的测试结果表明,锁定时间为1.6 μs,频率调谐范围和锁定时间均优于对比文献。     

低功耗宽带CMOS LC-VCO设计

基于电容调谐无尾电流源互补-Gm VCO,提出了一种新的宽带VCO功耗优化的方法。通过改变四个累积型可变电容(AMOS)的偏置电压实现对电容调谐曲线补偿,使频率调谐曲线在整个控制电压范围内接近线性化,从而实现宽的频率调谐范围。采用标准0.18μm1P6M RFCMOS工艺设计了一款3~3.6GHz频率范围LC-VCO。测试结果表明,整个VCO包含输出缓冲在内,面积为0.45mm2,工作在1.5V电源下,电流为1.8mA,输出相位噪声在200kHz偏移处为-93dBc/Hz。     

低增益变化宽线性范围低噪声压控振荡器设计

应用TSMC 0.18μm CMOS工艺设计了一款低调谐增益变化,恒定调谐曲线间隔,恒定输出摆幅的低功耗低噪声宽带压控振荡器(Voltage Controlled Oscillator,VCO).本振荡器的振荡频率覆盖1.153~1.911GHz(49.5%)范围,相邻调谐曲线的覆盖范围大于50%,调谐增益变化范围为45.5~52.7MHz/V(13.7%),相邻调谐曲线间距变化范围为43.2~45.9MHz(5.9%),VCO输出波形的峰峰值为694~715mV(3%),调谐曲线的线性范围为0.2~1.6V(1.4V).在1.8V的电源电压下,VCO在中心频率1.53GHz处耗电电流为3.2mA,相位噪声在1MHz频偏处为-130.5dBc/Hz,FOM值为-186.5dBc/Hz.     

超低功耗低相位噪声CMOS LC-VCO的设计与实现

设计了一种全集成交叉耦合变压器反馈的LC压控振荡器（LC-VCO）,该VCO即使在电源电压低于阈值电压的情况下实现了低相位噪声和超低功率消耗。该超低功耗的VCO采用SMIC 0.18um 数模混合&RF 1P6M CMOS工艺进行了流片验证。测试结果表明：电路在0.4 V电源供电和工作频率为2.433 GHz时,相位噪声为-125.3 dBc/Hz@1MHz,核心直流功耗仅为640uW。芯片的工作频率为2.28-2.48 GHz,调谐范围为200 MHz (8.7%),电路的优值为-195.7dB。该VCO完全可以满足IEEE 802.11b接收机的应用要求。     

1.8 V低相位噪声全集成LC压控振荡器的设计

介绍了一种全集成的LC压控振荡器(VCO)的设计。该电路的中心频率为3.8 GHz,电源电压为1.8 V,采用0.18μm CMOS工艺制作。测试结果表明,VCO的相位噪声在偏离中心频率1 MHz时达到-126 dBc/Hz,调谐范围达到9%,VCO核心电路功耗小于8 mW。     

L波段宽带低相噪VCO的设计与制作

提出了一种基于PCB工艺的L波段宽带低相噪VCO电路拓扑结构.采用基极和发射极双端调谐的方式,并引入可变电容反馈,实现了电路的超宽带.同时在低损耗的FR4基板上制作微带小电感以形成高Q谐振器,降低了VCO的相位噪声.基于此方法设计得到的L波段宽带VCO比同类薄膜工艺产品相位噪声低了5 dB以上.     

变压器反馈的超低功耗低相位噪声CMOSLC-VCO设计

设计了一种全集成交叉耦合变压器反馈的LC压控振荡器(LC-VCO),该VCO在电源电压低于阈值电压的情况下实现了超低功率消耗和低相位噪声.该超低功耗的VCO采用SMIC 0.18μm数模混合RF 1P6M CMOS工艺进行了流片验证.测试结果表明:电路在0.4V电源供电和工作频率为2.433GHz时,相位噪声为-125.3dBc/Hz(频偏1MHz),核心直流功耗仅为720μW.芯片的工作频率为2.28～2.48GHz,调谐范围为200MHz(8.7%),电路的优值为-193.7dB,信号的输出功率约为1dBm.该VCO完全可以满足IEEE 802.11b接收机的应用要求.     

一种低压低功耗伪差分环形压控振荡器的设计

基于TSMC 28 nm CMOS工艺设计了一个伪差分结构的低压低功耗CMOS环形振荡器。电路包括偏置电路、环形振荡器和输出缓冲器。伪差分环形振荡器有五级延迟单元,延迟单元采用Maneatis对称负载。在Cadence Spectre上进行前仿真。结果表明,VCO工作在0.9 V电源电压下时,其频率调谐范围为0.65 GHz~4.12 GHz。在3.6 GHz以下频率范围内具有很好的调谐线性度。中心频率约为2.3 GHz时,其相位噪声为-79.06 dBc/Hz@1 MHz。输出缓冲电路能够实现轨对轨的输出摆幅,输出占空比可优化至50%。环形振荡器的功耗约为5.7 mW。     

11GHz CMOS环形压控振荡器设计

设计了一种全差分高速环形压控振荡器（VCO）．该VCO有三级,每一级的增益是快慢通路增益的矢量叠加和,快慢通路的增益由底部电流源决定,差分控制电压通过镜像电流源控制快慢通路的各自电流,最终实现对振荡频率的调节．分析了VCO的工作原理及其相位噪声．电路采用TSMC公司0.18μm标准CMOS工艺制作．测试结果显示：芯片工作频率为10.88～11.72GHz,相位噪声为－101dBc/Hz@10MHz,输出信号抖动为3.8ps rms,在1.8V电源电压下的直流功耗约为75mW．该VCO可以应用于锁相环和频率合成器中．