深入系统芯片的量产验证

随着集成电路技术日新月异的发展,使得单块芯片的集成度越来越高,将复杂系统集成于一个独立的系统芯片(System-On-a-Chip,SOC)成为经济可行的方案。系统芯片较以前的电路板系统在重量、体积、性能和价格等方面都具有优势。然而由于测试生成时间约与电路规模成三次方正比,系统芯片设计者若在设计前忽略测试问题,待产品大量生产时甚至会出现测试代价超过制造代价的窘迫情形。因此,测试问题将是SOC发展的一大挑战。本文将探讨SOC测试问题与目前的一些解决方案。请注意本文所指的测试(Testing)是检测产品大量生产时是否有缺陷(defects),而非验证(verification)芯片设计是否正确。     

通用功能型芯片置放载体在老炼试验与最终测试的应用

本文主要介绍了如何通过设计芯片置放载体,达成把单一功能的老炼（Burn-In,BI）与最终测试（Final Test,FT）板扩充成为通用功能型的试验板。由于产品的不同,芯片封装的形式及其接脚数目也不同。然而通过此称为＂芯片置放载体＂的设计大大提升了既有BI与FT测试板的使用,也使得BI与FT试验板将不再局限于本身所能提供的单一封装形式。这个芯片置放载体的设计中心思想是把原本需要不同封装形式的芯片,通过设计＂信道转换板＂（Channel Scramble Board,CSB）使得相同的芯片置放载体能适用于所有的芯片,如此即可达成把单一功能的BI与FT试验板扩充成为通用功能型。由实际的应用中可以证实这样的设计具有可执行性而且也可以扩大应用的领域。     

手机用TFT-LCD驱动控制芯片的测试电路结构设计

文章从分析手机用TFT-LCD驱动控制芯片的测试需求和芯片结构出发，提出了一种针对该芯片的测试电路结构设计方案。该方案采用多条扫描链对芯片内的多个异构的模块进行隔离，保证了各个模块有较高的测试独立性。考虑到内置SRAM的特殊性，采用边界扫描方式进行测试，提高了测试的灵活性，减少了测试电路的面积。电平敏化扫描链的引入．大大提高了Source Driver测试的可控制性。该方案支持手机用TFT-LCD驱动控制芯片的常规以及特殊项目的测试。     

裸芯片的IDDQ测试筛选方法研究

IDDQ测试在裸芯片的测试筛选中非常有用，为了获得更高质量与可靠性的产品，许多公司在CMOS生产线中引入了IDDQ测试筛选技术，现在IDDQ测试筛选技术已经作为保证芯片可靠性的重要手段。本文介绍了IDDQ测试筛选技术的重要概念以及其在保证裸芯片可靠性方面的重要作用，并对深亚微米器件中的IDDQ测试筛选方法做了重点介绍。     

实现测试复用的SOC设计中的测试结构

在系统芯片SOC(system on a chip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分：1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器。文章分析了基于测试总线的芯片测试结构,详细阐述了SOC设计中测试调度的概念,给出了一种能够灵活实现各种测试调度结果的芯片测试控制器的设计。     

数字集成电路功能测试仪的设计与实现

随着芯片速度和功能的不断提高,使芯片迅速投入量产变得困难。开发经济高效的测试仪器越来越重要。设计了一款基于E818管脚芯片最多128通道,10MHz测试速率的功能测试电路板,输出驱动达到±8V,输入比较电平达到±6V,每个通道可以动态地设置成输入、输出或者是三态。选用Alterastratix系列FPGA芯片,运用流水线技术,格雷编码来优化程序,完成对管脚芯片的一系列控制。采用阻抗匹配等手段解决信号完整信性问题。具有成本低廉,工作稳定,响应速度快的特点。     

系统芯片的可测性设计

系统芯片SoC可以实现一个系统的功能,为了保证系统芯片的功能正确性与可靠性,在它的设计与制造的多个阶段必需进行测试。由于系统芯片的集成度高,结构和连接关系复杂,使得对它进行测试的难度越来越大,因此需要采用专门的测试结构。本文对系统芯片的可测性设计以及测试结构的设计方法等进行了介绍和综述。     

规划综合性强、性价比高的芯片测试策略

得益于芯片设计方法的不断提高，以及高密度工艺技术，如今生产的数字、模拟模块集成到一块芯片中的系统芯片，其尺寸小巧，功能强大。随之也引发了一个前所未有的挑战——生产商该如何测试这些芯片，且使测试过程高效廉价。正因为将多种功能模块集成到了一块芯片当中，使得传统的测试方法无法应用到系统芯片中去。为了解决系统芯片测试问题，一个更为全面、综合的测试方法产生了，这种方法更好地帮助实现从设计到测试的过渡，加快样片的质量验证，并能提高大批量产品测试的性价比。这种方法的核心是高效的测试开发能力，可以满足复杂测试的产量要求。此测试平台具有能适应复杂的模拟、数字测试性能的仪器。尽管系统芯片日趋复杂，这种方法通过有效地平衡设计与测试资源，向用户提供了更为有效的测试方案，缩短了测试时间。     

中国集成电路设计发展引人注目2005年规模将首次超过100亿元

中国集成电路产业进入2005年之后发展速度明显放缓。设计、芯片制造与封装测试三大行业的情况各不相同，其中设计业的发展依然引人注目；芯片制造和封装测试业在一季度的发展则明显趋缓。     

服务于IC产业的MEMS探卡

圆片级芯片测试在IC制造工艺中已经成为不可或缺的一部分,发挥着重要的作用,而测试探卡在圆片级芯片测试过程中起着关键的信号通路的作用。分析指出由于芯片管脚密度的不断增加以及在高频电路中应用的需要,传统的组装式探卡将不能适应未来的测试要求;和传统探卡的组装方法相比,MEMS技术显然更适应当今的IC技术。综述了针对MEMS探卡不同的应用前景所提出的多种技术方案,特别介绍了传感技术国家重点实验室为满足IC圆片级测试的要求,针对管脚线排布型待测器件的新型过孔互连式悬臂梁芯片和针对管脚面排布型待测器件的Ni探针阵列结构的设计和制造。     

基于C＋＋Builder数据库的数字芯片测试系统软件设计

针对生产数字芯片种类多数量大和测试方法自动化程度低的问题,设计了一种基于C＋＋Builder数据库技术的数字芯片测试系统．实现数字芯片测试的自动化、可视化,从而提高了测试系统的效率,并可实现数字芯片的准确故障定位,根据检测数据进行故障分析,适时提供了维修指南,有效弥补了现有检测手段与方法的不足。     

基于电力线通信芯片可测性设计的研究实现

集成电路的快速发展,迫切地需要快速、高效、低成本且具有可重复性的测试方案,这也成为可测性设计的发展方向。此次设计基于一款电力线通信芯片,数字部分采用传统常用的数字模块扫描链测试和存储器内建自测试;同时利用芯片正常的通信信道,引入模拟环路测试和芯片环路内建自测试,即覆盖了所有模拟模块又保证了芯片的基本通信功能,而且最大限度地减少了对芯片整体功能布局的影响。最终使芯片良率在98%以上,达到了大规模生产的要求。此设计可以为当前数模混合通信芯片的测试提供参考。     

一种改进的测试芯片的设计方法

集成电路制造技术的不断进步,给缺陷定位带来巨大的挑战。传统的测试芯片和现有的可寻址的方法都无法满足当前缺陷快速准确定位的要求。本文提出了一种改进的可寻址测试芯片的设计方法:每个测试结构采用四端法连接以及单一的NMOS晶体管作为开关电路,以保证电性测量结果精确、电路设计的简洁以及面积利用率的进一步优化;并利用开关电路增加少量测试引脚,以方便物理缺陷定位的进行。该方法在110nm的CMOS工艺中得到应用。经过实际生产验证,实现了金属层断路等缺陷的定位,有效发现了该工艺中失效缺陷的成因,从而帮助实际的成品率实现快速提升。     

DFT时代的ATE结构--多端口ATE

在单颗硅芯片上设计更多系统功能(SOC)的趋势,增加了IC的开发与制造测试的复杂度。未来对于较高速度与较多管脚数的需求,将使传统的自动化测试仪器(ATE)变得非常昂贵。为了减轻开发工作的负担及降低制造测试的成本,不得不寻求知识产权(IP)的再利用与可测试性设计(DFT)技术。本文介绍一种新的多端口ATE结构,它是为基于IP的测试开发与执行而设计的。这种结构提供刚好足够的能力来测试芯片,以降低ATE的资本成本,并广泛使用平行测试来提高产能。     

IDM模式助力士兰微电子快速发展

借助于芯片设计、制造、封装与测试高度整合的IDM发展模式,士兰微电子取得快速增长。该公司利用自有的BCD工艺平台,在电源及功率驱动产品的开发上正在往高压高功率密度方向发展。成立于1997年的杭州士兰微电子经过十多年的发展,已成为国内规模最大的集成电路芯片设计与制造一体(IDM)的企业之一。     

TD-LTE终端芯片关键技术测试及面临的挑战

TD-LTE终端芯片测试是促进TD-LTE终端芯片从开发初级阶段到产品技术较为成熟、系统较为稳定的有效手段之一。本文对TD-LTE终端芯片关键技术的测试内容、测试方法以及产品设计和测试所面临的挑战进行了介绍,指出终端芯片仍然是整个TD-LTE产业链相对薄弱的环节,推动终端芯片进一步完善需要芯片和终端产品开发、全面的调测验证以及完备的测试系统和仪表支持等多个环节的全面结合、协同推进。     

中芯国际与灿芯半导体的40LLARMCortex-A9双核测试芯片成功流片

灿芯半导体（上海）有限公司与中芯国际集成电路制造有限公司及ARM公司日前联合宣布,采用中芯国际40纳米低漏电丁艺的ARMCodex．A9MPCore双核测试芯片首次成功流片。该测试芯片基于ARMCortex-A9双核处理器设计,采用了中芯国际40纳米低漏电工艺。其处理器使用了一个集32KI-Cache和32KD。Cache、128TLBentries、NEON技术,以及包括调试和追踪技术的CoreSight设计     

大电流窄脉冲激光器驱动芯片设计

脉冲式半导体激光器的出光质量直接影响探测精度。针对激光探测系统小型化的需求,设计一款面积小、集成度高的激光器驱动芯片。该芯片使用新型3D堆叠式封装技术将栅极驱动管芯与功率场效应晶体管管芯集成,并在中间添加双面覆铜陶瓷基板实现两管芯互连。该封装形式既提高了芯片的散热能力,又增强了过流能力。首先对激光探测发射模块现状进行详细介绍,引出了激光器驱动芯片的设计思路与方法,并给出了具体的封装设计流程。对栅极驱动电路与版图进行设计,使用0.25 μm BCD工艺制造栅极驱动芯片。在完成激光器驱动芯片封装后,搭建外围电路进行测试,使该芯片驱动860 nm激光器,芯片供电电压为12 V时,输入电平为3.3 V、频率为10 kHz的PWM信号,芯片输出脉冲宽度为180 ns的窄脉冲,其上升、下降时间小于30 ns,峰值电流高达15 A,可以使激光器正常出光,满足探测需求。芯片具有超小面积,约为5 mm×5 mm,解决了传统激光器驱动电路采用多芯片模块造成探测系统内部空间拥挤的问题,为小型化提供新思路。     

KGD质量和可靠性保障技术

通过裸芯片可靠性保障技术研究,在国内形成了一部完整的已知良好芯片(KGD)质量与司靠性保证程序,建立了从裸芯片到KGD的质量与可靠性保证系统,确立了裸芯片测试、老化和评价技术,实现了工作温度为-55～ 125℃的裸芯片静态、动态工作频率小于100MHz的测试和工作频率小于3MHz的1 25℃动态老化筛选,可保障裸芯片在技术指标和可靠性指标上达到封装成品的等级要求.     

电子装备通用测试体系关键技术研究

为解决电子装备自动测试系统的数量多,功能重复等问题,提出了电子装备通用测试平台,通过分析多种总线结构、测试硬件和驱动体系的核心指标与技术特征,借鉴分层思想设计通用型体系架构,以多种测试仪器为基础,利用多层次的驱动体系屏蔽混合总线差异,将测试程序与测试仪器分离,实现了只需更换测试仪器和配置对应的驱动,便可置换底层仪器,使通用测试平台具备较强的扩展能力,覆盖更多测试需求,有效降低测试系统的数量。