共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
介绍了以 MESFET构成的微波放大器的 2种稳定化方法 ;在栅漏间或栅源间插入 RCL串联支路。分析了在这两种方法中 ,稳定化因子 K以及电路增益与 RCL参数的关系。 相似文献
4.
SIT耐压容量的控制和工艺调节 总被引:4,自引:0,他引:4
对静电感应晶体管(SIT)栅-漏、栅-源击穿民压的控制和工艺调节方法进行了探讨,对栅-源连通和栅-漏耐压的钳位问题进行了分析。 相似文献
5.
衬底寄生网络建模和参数提取,对RF SOI MOSFET器件输出特性的模拟有着非常重要的影响。考虑BOX层引入的体区和Si衬底隔离,将源、体和衬底短接接地,测试栅、漏二端口S参数的传统测试结构,无法准确区分衬底网络影响。文章提出一种改进的测试结构,通过把SOI MOSFET的漏和源短接为信号输出端、栅为信号输入端,测试栅、漏/源短接二端口S参数的方法,把衬底寄生在二端口S参数中直接体现出来,并开发出一种解析提取衬底网络模型参数的方法,支持SOI MOSFET衬底网络模型的精确建立。采用该方法对一组不同栅指数目的SOI MOSFET进行建模,测量和模型仿真所得S参数在20GHz频段范围内得到很好吻合。 相似文献
6.
提出了一种基于共源共栅及电阻并联反馈结构的超宽带低噪声放大器(LNA)。在3~10GHz的工作频段范围内,采用电阻并联反馈和π型匹配网络结构,实现宽带输入匹配,并有效减小整个电路的噪声系数。利用共源共栅输出漏极的并联峰化技术,实现平坦的高频增益及噪声的有效抑制。采用源极电感(Ls)负反馈及晶体管M3构成的源极跟随器,提高电路的线性度和输出匹配。基于TSMC 0.18μm RFCMOS工艺库,采用Cadence Spectre RF,对LNA原理图和版图进行仿真。仿真结果显示,该LNA的S11和S22均小于-10dB,S12小于-32dB,S21为11.38±0.36dB,噪声系数为3.37±0.2dB,P1dB和IIP3分别为-9.41dBm和-2.7dBm。设计的LNA在带宽内具有良好的输入输出匹配、较好的反向隔离度及线性度、高且平坦的增益和低且平坦的噪声系数。 相似文献
7.
8.
运算放大器(OTA)是模拟和混合信号集成电路中重要的构成模块,在各类电路中有着广泛的应用,人们希望运算放大器能以低电源电压运行的同时保持高增益带宽积,这就对运算放大器的性能提出了一定的要求,对此,基于折叠式共源共栅结构提出了一种高增益带宽积高摆率的运算跨导放大器。该OTA基于0.18μm CMOS工艺设计,电路主要包含自适应偏置电路、反馈回路、折叠式共源共栅运算放大器等模块,利用自适应偏置电路代替差分输入对的尾电流源,提升动态电流和增益带宽积,通过反馈回路进一步提升电路性能。利用Cadence软件对电路进行仿真,仿真结果表明,在其他指标变化不大的前提下,该运放的增益带宽积和摆率相较于传统的折叠式共源共栅结构分别约提升了9倍和10倍。 相似文献
9.
10.
11.
J.L.HULLETT,S.MOUSTAKAS等在文献[1]中提出,互阻抗宽带光接收机前置放大器的最佳设计为共源——并联三级反了馈放大器。本文对共源——共基前置放大器和共源——并联三级反馈放大器进行了理论的分析和比较,并结合实验中得到的实际结果,阐述了共源——共基前置放大器无论从减小电路的密勒电容来说,还是从提高放大器环路可实现的电压增益来说,都要优于共源——并联三级反馈放大器。 相似文献
12.
改进型折叠式共源共栅运算放大器电路的设计 总被引:1,自引:1,他引:0
在套筒式共源共栅、折叠式共源共栅运放中,折叠式共源共栅运算放大器凭借较大的输出摆幅和偏置电压的较低等优点而得到广泛运用。但是,折叠式的这些优势是以牺牲较大的功耗、较低的电流利用率而换取的。本文以提高电流利用率为着手点设计了一种改进的折叠式共源共栅运算放大器,在相同的电压和负载下改进的折叠式共源共栅运算放大器能显著提升跨导、压摆率和噪声性能。仿真结果表明在相同功耗和面积的条件下,改进的折叠式共源共栅运算放大器的单位增益带宽和压摆率是折叠式共源共栅运放的3倍。 相似文献
13.
比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构,提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器.采用SIMC 0.18 μmCMOS工艺,完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计.利用Cadence/Spectre仿真器进行仿真,结果表明放大器的直流增益为62.19dB,单位增益带宽为205.56 MHz,相位裕度为70.81°,功耗仅为0.42 mW,适合于低压低功耗Sigma Delta调制器的应用. 相似文献
14.
15.
以设计低电压LNA电路为目的,提出了一种采用关态MOSFET中和共源放大器输入级栅漏寄生电容Cgd的CMOS差分低噪声放大器结构.基于该技术,采用0.35μmCMOS工艺设计了一种工作在5.8GHz的低噪声放大器.结果表明,在考虑了各种寄生效应的情况下,该低噪声放大器可以在0.75V的电源电压下工作,其功耗仅为2.45mW.在5.8GHz工作频率下:该放大器的噪声系数为2.9dB,正向增益S21为5.8dB,反向隔离度S12为-30dB,S11为-13.5dB. 相似文献
16.
17.
18.
级联型低噪声放大器设计和优化的研究 总被引:1,自引:0,他引:1
文章详细分析了共源共栅级联型低噪声放大器的优化设计方法。文章首先简要的介绍共源共栅MOSFET低噪声放大器优化设计步骤。在此基础上,通过分析整个级联型低噪声放大器的密勒效应对优化设计的影响,进一步提出了对共栅级MOSFET的沟道宽度优化的必要性。最后,文章以一个工作于2.4GHz,0.5gm工艺的低噪声放大器设计为例,证实了前面理论分析的正确性,并根据低噪声放大器的主要设计指标给出了共源共栅结构下共栅级MOSFET的沟道宽度的优化方法。 相似文献
19.
跨导运算放大器是模拟电路中的重要模块,其性能往往会决定整个系统的效果.这里设计了一种适用于高阶单环Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器.该跨导运算放大器采用经典的折叠式共源共栅结构,带有一个开关电容共模反馈电路.运算放大器使用SIMC 0.18 μm CMOS混合信号工艺设计,使用Spectre对电路进行整体仿真,仿真结果表明,负载电容为5 pF时,该电路直流增益可达72 dB、单位增益带宽91.25 MHz、相位裕度83.35°、压摆率35.1 V/μs、功耗仅为1.41 mW.本设计采用1.8 V低电源电压供电,通过对电路参数的优化设计,使得电路在低电压条件下仍取得良好的性能,能满足Sigma Delta调制器高精度的要求. 相似文献
20.
基于0.15μm GaAs E-pHEMT工艺设计并制备了一款0.6~18.0 GHz的低噪声放大器单片微波集成电路。该放大器使用一级共源共栅结构,通过负反馈实现宽带的匹配设计。同时在共栅晶体管栅极增加到地电容,共源管和共栅管漏极增加峰化电感,以提高高频增益,扩展带宽,改善噪声。常温在片测试结果表明,在3.3 V单电源供电下,0.6~18.0 GHz频带内该款低噪声放大器噪声系数典型值1.5 dB,小信号增益约15 dB,增益平坦度小于±0.9 dB,输入、输出电压驻波比典型值分别为1.7和1.8,1 dB压缩点输出功率典型值14 dBm,功耗72.6 mW,芯片面积1.5 mm×1.2 mm。 相似文献