射频CMOS低噪声放大器输入匹配网络的研究与设计

本文对低功耗射频CMOS低噪声放大器的输入匹配网络进行了研究。采用台积电TSMC0.18μmCMOS工艺模型,通过ADS电路仿真软件对设计的低噪声放大器电路进行了优化设计和仿真,仿真结果表明在2.4GHz中心工作频率下,该低噪声放大器满足射频接收机的系统要求,它的噪声系数NF约为2.57dB,增益S21约为16.2dB,输入反射系数S11约为-13.3dB,输出反射系数S22约为-21.9dB。电路的输入匹配和输出匹配情况良好。     

CMOS宽带线性可变增益低噪声放大器设计

文章设计了一种48MHz~860MHz宽带线性可变增益低噪声放大器,该放大器采用信号相加式结构电路、控制信号转换电路和电压并联负反馈技术实现。详细分析了线性增益控制、输入宽带匹配和噪声优化方法。采用TSMC0.18μm RF CMOS工艺对电路进行设计,仿真结果表明,对数增益线性变化范围为-5dB~18dB,最小噪声系数为2.9dB,S11和S22小于-10dB,输入1dB压缩点大于-14.5dBm,在1.8V电源电压下,功耗为45mW。     

双频段低噪声放大器的设计

适应多标准移动通信终端的迅速发展,设计了能够在800 MHz和1.8 GHz两个不同频段独立工作的低噪声放大器.放大器使用噪声性能优良的SiGeHBT管子,采用Cascode结构减小Miller电容的影响,发射极串联电感消除放大器输入端噪声系数和功率匹配的耦合,输入匹配电路采用单通道串并联LC电路,计算串并联电感和电容值,可以在两个工作频点发生谐振.输出端通过调整负载阻抗到50Ω,采用简单的电路实现功率输出.ADS的仿真结果表明,本文设计的低噪声放大器在800MHz和1.8 GHz两个工作频段的S21分别达到了24.3 dB和21.3 dB,S11均达到了-13 dB,S22均在-27dB以下,两个频段的噪声系数分别为3.3 dB和2.0 dB.     

基于0.13-µm SiGe BiCMOS工艺的40GHz低噪声放大器设计

设计了一个工作于40 GHz的低噪声放大器,提出了一种改进的Cascode电路结构并设计了匹配网络。为了获取高Q值,电感使用了共面波导短路线实现。电路使用0.13-µm SiGe BiCMOS工艺,其截止频率fT 为103GHz,芯片尺寸为0.21 mm2。该低噪声放大器使用一级Cascode电路结构,-3dB带宽为34GHz到44GHz.。在40GHz频率点上,测量的增益为8.6dB,输入回波损耗S11为-16.2dB。仿真的噪声系数为5dB。在2.5V供电电压下,电路消耗的电流仅为3mA。     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

采用噪声抵消技术的宽带SiGe HBT 低噪声放大器设计

宽带低噪声放大器的输入匹配需要兼顾阻抗匹配和噪声匹配.通常,这两个指标是耦合在一起的.现有的宽带匹配技术需要反复协调电路参数,在阻抗匹配和噪声匹配之间折衷,给设计增大了难度.提出一种噪声抵消技术,通过两条并联的等增益支路,在输出端消除了输入匹配网络引入的噪声,实现阻抗匹配和噪声匹配的去耦.基于Jazz 0.35 μm SiGe工艺,设计了一款采用该噪声抵消技术的宽带低噪声放大器.放大器的工作带宽为0.8-2.4 GHz,增益在 16 dB以上,噪声系数小于3.25 dB, S11在-17 dB以下.     

L波段0.9 mW CMOS LNA的分析与设计

给出了一种采用Γ型输入匹配网络的源简并共源低噪声放大器电路结构,分析了在低功耗情况下,高频寄生效应对低噪声放大器(LNA)输入阻抗及噪声特性的影响,并采用此结构设计了一款工作于L渡段的低功耗低噪声放大器.采用CMOS 0.18μm工艺,设计了完整的ESD保护电路,并进行了QFN封装.测试结果表明.在1.57 GHz工作频率下,该低噪声放大器的输入回波损耗小于-30 dB,输出回波损耗小于-14 dB,增益为15.5 dB,噪声系数(NF)为2.4 dB,输入三阶交调点(IIP3)约为-8 dBm.当工作电压为1.5 V时,功耗仅为0.9 mW.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

3.1～5.2GHz超宽带可变增益低噪声放大器设计

低噪声放大器是超宽带接收机系统中最重要的模块之一,设计了一种可应用于3.1～5.2GHz频段超宽带可变增益低噪声放大器。电路输入级采用共栅结构实现超宽带输入匹配,并引入电流舵结构实现了放大器的可变增益。仿真基于TSMC 0.18μm RF CMOS工艺。结果表明,在全频段电路的最大功率增益为10.5dB,增益平坦度小于0.5dB,噪声系数小于5dB,输入反射系数低于-15dB,在1.8V电源电压下,功耗为9mW。因此,该电路能够在低功耗超宽带射频接收机系统中应用。