能获得均匀阈值电压的GaAs栅SISFET

<正> 日本电子综合技术研究所最近试制了一种以GaAs作栅材料的自对准增强型FET—SISFET,获得了均匀的阈值电压。制作方法是:在半绝缘GaAs衬底上,用分子束外延方法连续生长非掺杂的GaAs(1.35μm)、非掺杂的Al_(0.4)Ga_(0.6)As(4nm)、掺硅的N~+-GaAs(0.5μm)。掺硅层的载流子浓度为1×10~(18)cm~(-3),生长温度约为690℃,GaAs层的生长速度为0.68μm/h,AlGaAs层的为     

大面积砷化镓的等离子体氧化及氧化层的AES和XPS分析

用高频辉光放电产生氧等离子体进行GaAs阳极氧化,直径40mm的晶片上可生长出均匀的无定形氧化膜,击穿电场强度±10~6V·cm~(-1),电阻率 10~(15)Q-cm,折射率1.83-1.85(λ=6328(A|°)). 根据AES-XPS的分析,刚生长的阳极氧化层,沿深度可分为三层,第一是缺砷层,靠近表面,厚度～100(A|°);第二层是中心区,组成几乎不随深度变化,Ga/As原子比1.2—1.6,用XPS发现此层的As为未氧化的砷和As_2O_3的砷,第三层是从氧化物到GaAs的过渡区,氧浓度开始下降,此层富砷,而且存在元素砷.在300℃氮氛下退火一小时,可得到过渡区变薄且组成匀一的层.     

高掺杂沟道GaAs M-I(10~2)-S Schottky势垒栅场效应晶体管(MIS SB FET)

本文首次报道了高掺杂沟道的GaAs MIS SB FET.在S.I.GaAs衬底上用离子注入Si,同时形成高浓度、超薄的有源层和欧姆接触区,载流子峰值浓度为 0.5-1×10~(13)cm~(-3).在Al栅和GaAs有源层间有一层用阳极氧化制备的自身氧化膜,厚度10~2A|°.MIS SB FET为双栅器件,栅尺寸 2 × 400 μm. 实验所得 MIS SB FET的夹断电压为4V,零栅偏跨导为 25mS,高于本实验室相似结构常规工艺的 MES FET器件(峰值浓度1-2×10~(17)cm~(-3),没有氧化膜). 在二区间模型基础上,计入薄氧化膜影响,模拟计算了 MIS SB FET的直流和微波特性,并与常规工艺的 MES FET作了比较.     

用AES及椭偏仪研究硅上超薄氧化层

<正> 一、引 言 硅片上厚度在6A|°-50A|°范围内的超薄氧化层的性质已引起人们的广泛注意.因为它不仅在一些半导体器件制造中起关键作用,而且对Si-SiO_2界面性质的研究也有重要意义. 用椭偏仪测量50A|°以下的氧化层厚度,除了仪器的灵敏度外,尚需解决数据处理问题.在此厚度范围内椭偏参数ψ非常接近,因此不能像厚膜那样,依据ψ、△同时确定膜的折射率和厚度.我们的计算结果表明,在10A|°以内及在20A|°-50A|°范围内,由折射率     

N-GaAs/(In,Ga)As HEMT

采用n-(AI,Ga)As/GaAs异质结构材料制作的高电子迁移率晶体管(HEMT)在微波与超高速器件中已逐步成熟,并已开始出现实用化产品。 本简讯首次报导采用汽相外延方法在半绝缘GaAs衬底上生长N-GaAs/(I,Ga八s异质结构材料制作的HEMT,并已证实器件在低温下未出现陷附中心造成的异常。(国外均采用MBE生长的材料)。 所用材料结构为半绝缘GaAs衬底上汽相外延约1卜m In人a1.仲s层(X=0.15)及o.2～0.3urn N-GaAs层,(In,Ga八s层不掺杂,而GaAs层掺杂浓度约 5 x 10‘”cm-‘。为研制HEMT,采用厚度监控技术使顶部N-GaAs层减薄至1000A以内。…     

氩气氛中高纯GaAs的外延生长

采用AsC_T_3-Ga-Ar系统外延生长 GaAs,获得了77K电子迁移率为 2.05 × 10~3cm~2/V·s和峰值迁移率高达 3.78 ×10~5cm~2/V·s(在 35K)的结果.为了比较,用同一批源材料分别在Ar气和N_2气系统中外延生长GaAs,井作了霍尔测量.结果表明,Ar气系统较有利于制备高纯GaAs,尤其是生长厚度较薄的外延层.光致发光研究结果揭示了Ar气系统中生长未掺杂外延层的主要残留受主杂质是碳.     

MoCVD生长重掺碳GaAs

以四氧化碳(CCl_4)为掺杂剂进行了MOCVD生长掺碳GaAs的研究。p-GaAs外延层的最高空穴浓度可达1.8×10~(20)/cm~3,相应的迁移率为37cm~2/V.s。在重掺杂p-GaAs外延层中出现明显的能带收缩和晶格失配。     

用于平面型Gunn畴雪崩器件的SiO_2低温淀积技术

<正> 制作平面Gunn畴雪崩器件的材料是在掺Cr的高阻GaAs衬底上汽相外延一层n-GaAs,其电子浓度为1×10~(15)～1×10~(18)cm~(-3),厚度为6～15μm,迁移率为4000～7500cm~2/V·s。在这样的材料上生长SiO_2,常压下,当衬底温度大于630℃时,由于As的升华,使GaAs的晶体完整性受到损坏,而在较低温度下(如420～450℃)淀积时,SiO_2常出现破裂或脱落现象。 GaAs的热膨胀系数为5.9×10~(-6)℃~(-1),而SiO_2为0.4×10~(-6)℃~1,相差一个数量级以上;此外,SiO_2的应力,300K时为1～6×10~3N/cm。实验表明,在GaAs上淀积的SiO_2厚度超过5000(?)时便产生破裂。而P_2O_5在GaAs上淀积1500(?),却未观察到裂纹,因为P_2O_5的热     

94GHz低噪声PM-HEMT

<正>《IEEE EDL》1990年12月报道了94GHz频段以GaAs为衬底的迄今最低噪声系数的PM-HEMT器件.首先在半绝缘GaAs衬底上生长未掺杂超晶格/GaAs/超晶格结构的缓冲层,并在其上相继生长19nm未掺杂In_(0.15)Ga_(0.85)As沟道;30nm未掺杂Al_(0.25)Ga_(0.75)As隔层,其表面有一浓度为5×10~(12)cm~(-2)的Si平面掺杂;30nm未掺杂Al_(0.25)Ga_(0.75)As和40nm掺杂浓度为6×10~(18)cm~(-8)     

用低压MOCVD技术在Si衬底上一步生长GaAs层

用3～4乇低压 MOCVD 技术在 Si(100)<011>偏4°衬底上成功地生长了 GaAs 外延层,使用的源材料是 TEG 和AsH_3,温度为590～610℃。这是一种一步生长技术,没有初始缓冲层或中间层。5μm 厚的 GaAs 层具有1×10~6～5×10~6/cm~2的蚀坑密度。对于4.5～5μm 厚GaAs 层的(400)反射,x 线衍射的 FWHM     

汽相生长GaAs/Ga_xIn_(1-x)As/GaAs异质结材料

提出了一种汽相生长GaAs/Ga_xIn_(1_x)As/GaAs的方法,当x≈0.85,顶层GaAs厚度为0.1～0.2μm时,迁移率仍然可达2000～3000cm~2/V·s,外延层的纵向掺杂分布陡峭。用该材料制得的异质结场效应晶体管显示出HEMT的性能,77K下未观察到持续光电导效应和I—V特性崩塌。     

一种获得低补偿比GaAs外延材料新技术

<正>众所周知,GaAs汽相外延中,衬底中的补偿杂质以自掺杂和外扩散的形式进入外延层,引起外延材料的补偿.近年来,从补偿比来研究掺杂GaAs的行为渐渐地受到了重视.我们采用一种新技术生长了具有低补偿比的GaAs外延材料.实验是在AsCl_3/H_2/Ga体系和立式炉中进行.衬底是<100>取向的掺Cr半绝缘GaAs单晶,在同样条件下,采用新技术和普通工艺两种方法生长的外延材料,其结果是,新技术的室温μ_H略高于普通法,而77°K的μ_H却有明显的提高.根据迁移率的结果分析来确定外延层中杂质的补偿比N_A/N_D,结果表明,新技术生长的外延材料,其杂质补偿比,比通常方法生长的要低,较好的结果是<0.2.     

在掺锡的砷化镓外延层和掺铬的衬底之间的界面上观察到的形变层

用稍加改进的 Abrahams-Buiocchi 腐蚀剂进行室温光刻技术,可容易地观测到在〔110〕解理面的 GaAs 外延层中存在着界面形变层。试验主要限于汽相生长的 GaAs 样品,样品由掺铬的半绝缘衬底和0.4微米厚的掺锡外延层〔n(?)(6～10)×10~(16)厘米~(-3)〕组成。生成形变层的起因是:生长前预热阶段,在衬底表面产生的砷耗尽层的热应力。应变场深达衬底10微米以上,甚至进入外延层。由于应变场的存在使亚微米外延层的电子迁移率降低,但这可通过退火提高10～30%。还发现:当在衬底背面复盖一层 SiO_2膜而增加了所加的应力时,则在形变层中产生了位错。当 SiO_2膜的厚度增加时,位错密度也迅速增加,但形变层的厚度却逐渐降低。在冷却过程中,外延片周边上产生滑移位错,这是由于应力集中在片子的周边上的原因。     

砷化镓多层外延及其在场效应晶体管上的应用

用三个料瓶的 Ga-AsCl_3-H_2外延系统,在掺铬 GaAs 半绝缘衬底上成功地连续生长了缓冲层(n~-)、有源层(n)的 GaAs 外延结构。缓冲层(n~-)的室温迁移率在6000厘米~2/伏·秒左右,有源层的室温迁移率在4500厘米~2/伏·秒左右。用这种结构的外延片制备的 GaAs 低噪声场效应晶体管,在6千兆赫下,噪声系数(N_F)可达2.7分贝,增益可达9分贝;在12千兆赫下,N_F 为3.68分贝,增益为4.8分贝;制备的功率器件,在6千兆赫下输出功率可达550毫瓦,增益4分贝左右。使用这种系统还试验生长了欧姆接触层(n~+)-有源层(n)-缓冲层(n~-)结构的外延材料,在器件制备上已初步看到 n~+-n-n~-结构比 n-n~-结构有更好的效果。     

MIS多晶硅太阳能电池的AES和ESCA分析

<正> 为了解决能源问题,目前多晶硅太阳能电池的研究受到普遍重视.结构为50(A|°)Cr/60(A|°)Cu/32(A|°)Cr/20(A|°)SiO_2/Si的多晶硅 MIS太阳能电池,据报道可以得到 V_(oc)=0.50伏特,效率达8.8％.MIS多层结构的组份对于太阳能电池的功能有很重要影响.本文目的是利用AES和ESCA研究MIS多层结构的组份,以便改进太阳能电池的功能.     

MBE生长的InSb和InASxSb1—x的载流子浓度剖面分布

在(111)InSb 和(100)GaAs 衬底上,用分子束外延技术生长了 InSb 和 InAs_xSb_(1-x)外延层。用自动电化学 C—V 法测量了外延层的载流子浓度剖面分布。结果表明:(1)外延层呈 P 型;(2)InSb/GaAs 异质外延层的载流子浓度为(1～2)×10~(16)cm~(-3),比相应的同质外延层 InSb/InSb 的(1～2)×10~(17)cm~(-3)小一个数量级;(3)生长层的载流子浓度剖面分布和质量取决于衬底表面的制备。讨论了有关问题。     

在GaAs衬底上液相外延生长层质量的研究

本文初步研究了在(100)n—GaAs衬底上液相外延生长GaAs外延层厚度与生长Ga溶液厚度、生长时间、初始过冷度、降温速率的关系,以及影响外延层厚度均匀性的因素。实验指出了在GaAs上液相外延生长Ga_(1-x)Al_xAs层,随着Al含量X值的增加在室温下用X射线单晶衍射仪测得的GaAs-Ga_(1-x)Al_xAs系统的晶格失配增加,但是异质结界面附近的失配位错非常小,几乎与X值无关;而在GaAs上生长Ga_(1-x)Al_xAs_(1-y)P_y外延层,可得到室温下晶格失配非常小的GaAs-Ga_(1-x)Al_xAs_(1-y)P_y系统,但是异质结界面附近的失配位错却非常大,在室温下异质结界面是不匹配的。用熔融KOH腐蚀外延层中位错发现,一部分位错是由衬底位错引入的,而大部分位错是在外延过程中引入的。在现有条件下,可以生长出几平方毫米面积较大区域的无位错外延表面,但大部分最终表面层位错密度比衬底位错高几倍或十几倍。     

毫米波HBT

<正>日本松下电气公司的K.OGAWA和Y.OTA等在1990年12月的《EL》杂志上报道了毫米波HBT的制作和特性.这种AIGaAs/GaAs HBT是在未掺杂半绝缘衬底上生长外延层基区,其厚度为70nm.如此薄的基区是为了减小电子基区渡越时间.发射区尺寸为1×10μm,用单掩膜多次目对准工艺制成.其工艺特点是有小的埋层集电极、n~+-GaInAs发射极帽层和     

等电子掺杂的高质量GaAs和InP外延片

业己证明,在GaAs或InP上生长的应变等电子掺杂缓冲层可以使外延片的位错密度激烈地降到原来数值的1/20以下。由于同种因素,带边的光致发光效率也相应地增强。与未生长应变等电子掺杂缓冲层比较,用深能级瞬态能谱(DLTS)测量实际上未检测到深能级。用这种外延片制备的光电和电子器件与用常规外延片制备的相比较,发现器件性能有很大改善。     

C掺杂GaAs外延层光学特性分析

对利用EMCORE D125 MOCVD系统生长的以CCl4为掺杂源,分析不同C掺杂浓度的GaAs外延层光学特性.通过PL、DC XRD测试手段研究了掺C GaAs层,随C掺杂浓度增加,禁带宽度收缩,PL谱峰值半宽增大,晶格常数减小.