2～18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2～18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构，通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容，提高了放大器的高频输出阻抗，进而拓宽了带宽，提高了高频增益，并降低了噪声。在片测试结果表明，在5 V单电源电压下，在2～18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中，有利于接收机带宽、噪声系数和体积等的优化。     

宽带低噪声放大器单片微波集成电路

从行波放大器设计理论出发,研制了一款基于低噪声GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计的2~20 GHz单片微波集成电路(MMIC)宽带低噪声放大器。该款放大器由九级电路构成。为了进一步提高放大器的增益,采用了一个共源场效应管和一个共栅场效应管级联的拓扑结构,每级放大器采用自偏压技术实现单电源供电。测试结果表明,本款低噪声放大器在外加+5 V工作电压下,能够在2~20 GHz频率内实现小信号增益大于16 dB,增益平坦度小于±0.5 dB,输出P-1 dB大于14 dBm,噪声系数典型值为2.5 dB,输入和输出回波损耗均小于-15 dB,工作电流仅为63 mA,低噪声放大器芯片面积为3.1 mm×1.3 mm。     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

1MHz～40GHz超宽带分布式低噪声放大器设计

为满足宽带系统中低噪声放大器(LNA)宽带的要求,采用0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了两款1 MHz^40 GHz的超宽带LNA,分别采用均匀分布式放大器结构及渐变分布式放大器结构,电路面积分别为1.8 mm×0.85 mm和1.8 mm×0.8 mm。电磁场仿真结果表明,1 MHz^40 GHz频率范围内,均匀分布式LNA增益为15.3 dB,增益平坦度为2 dB,噪声系数小于5.1 dB;渐变分布式LNA增益为14.16 dB,增益平坦度为1.74 dB,噪声系数小于3.9 dB。渐变分布式LNA较均匀分布式LNA,显著地改善了增益平坦度、噪声性能和群延时特性。     

CMOS毫米波低功耗超宽带共栅低噪声放大器

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5～39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27～42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2dB,平均NF在27 ～ 42 GHz频段内为5.1 dB;S11在整个测试频段内小于-11 dB.40 GHz处输入三阶交调点(IIP3)的测试值为+2 dBm.整个电路的直流功耗为5.3 mW.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.     

6～27 GHz GaAs宽带功率放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺研制了一款6～27 GHz宽带功率放大器单片微波集成电路(MMIC)。采用预匹配电路降低带内低频段的增益,将宽带电路设计简化为窄带电路设计。采用滤波器匹配网络,将GaAs PHEMT的栅极等效电容和漏极等效电容加入匹配电路中,缩小了宽带功率放大器MMIC的尺寸。在片测试结果表明,该放大器MMIC在6～27 GHz内,增益大于23 dB,增益平坦度约为±0.8 dB,饱和输出功率大于20.9 dBm。放大器MMIC的工作电压为4 V,电流为125 mA,芯片尺寸为1.69 mm×0.96 mm。该宽带功率放大器MMIC有利于降低宽带系统的复杂度和成本。     

X波段GaN MMIC低噪声放大器设计

采用SiC衬底0.25 μm AlGaN/GaN高电子迁移率晶体管(HEMT)工艺,研制了一款X波段GaN单片微波集成电路(MMIC)低噪声放大器(LNA).放大器采用三级级联拓扑,第一级采用源极电感匹配,在确保良好的输入回波损耗的同时优化放大器噪声系数;第三级采用电阻电容串联负反馈匹配,在尽量降低噪声系数的前提下,保证良好的增益平坦度、输出端口回波损耗以及输出功率.在片测试表明,在10 V漏级电压、-2 V栅极电压偏置下,放大器静态电流为60 mA,8～12 GHz内增益为22.5 dB,增益平坦度为±1.2 dB,输入输出回波损耗均优于-11 dB,噪声系数小于1.55 dB,1 dB增益压缩点输出功率大于11.9 dBm,其芯片尺寸为2.2 mm×1.1 mm.装配测试表明,噪声系数典型值小于1.6 dB,可承受33 dBm连续波输入功率.该X波段GaN低噪声放大器与高功率放大器工艺兼容,可以实现多功能集成,具有广阔的工程应用前景.     

2.8～4.2GHz MMIC低噪声放大器

报道了基于0.25μm GaAs PHEMT工艺的2.8～4.2GHz MMIC低噪声放大器,详细介绍和分析了低噪声放大器的器件基础和设计原理,设计采用源极串联电感负反馈方法使输入阻抗共轭匹配和最小噪声匹配趋于一致,偏置网络采用自偏置栅压、单电源供电,并用ADS软件仿真。电路评估板选用Rogers RO4350B,在2.8～4.2GHz频段内测得增益大于20dB、增益平坦度小于2.5dB、噪声系数小于2.3dB、输入输出驻波比小于2.0。     

0.1～6.0 GHz pHEMT达林顿放大器

采用栅长为0.25μm的增强型pHEMT工艺设计并制造了一款新型达林顿放大器芯片。该达林顿放大器第二级采用了共源共栅结构,引入了负反馈,并采用了有源偏置。在0.1～6.0 GHz范围内,小信号增益大于23dB,平坦度小于±1 dB,驻波小于2,噪声系数小于1.5 dB,输出1 dB压缩点大于21 dBm,输出三阶交调截断点大于34 dBm@1.8 GHz。所设计的共源共栅达林顿放大器具有较好的带宽和一致性等优点,适用于4G、5G通信系统以及雷达收发组件等。     

5～13 GHz GaAs限幅低噪声放大器MMIC

基于0.15 μm GaAs pin二极管和GaAs PHEMT工艺,设计并实现了一款5～13 GHz限幅低噪声放大器(LNA)单片微波集成电路(MMIC).该MMIC中限幅器采用三级反向并联二极管结构,优化了插入损耗和耐功率性能;LNA采用两级级联设计,利用负反馈和源电感匹配,在宽带下实现平坦的增益和较小的噪声;限幅器和LNA进行一体化设计,实现了宽带耐功率和低噪声目标.测试结果表明,在5～13GHz内,该MMIC的小信号增益大于20 dB,噪声系数小于1.8 dB,耐功率大于46 dBm(2 ms脉宽,30％占空比),总功耗小于190 mW,芯片尺寸为3.3 mm×1.2 mm.限幅LNA MMIC芯片的尺寸较小,降低了组件成本,同时降低了组件装配难度,提高通道之间的一致性.     

基于0.15mm GaAs PHEMT的具有可调增益控制的低噪声分布式放大器设计

基于0.15?m GaAs PHEMT工艺设计了具有九级增益单元的低噪声分布式放大器,一个可选的栅极偏置为放大器提供了10dB的可调增益控制。所设计的放大器采用了一种新的共源共栅结构以提高输出电压和带宽。测试结果表明该放大器在频带2~20GHz带宽内具有15dB的平均增益,带内增益平坦度为?1dB;噪声系数在2~20GHz频带内为2dB-4.1dB。放大器在1dB增益压缩点处输出功率为13.8dBm,显示了良好的线性特性。电源电压为5V时总的功率损耗为300mW,芯片面积为2.36?1.01 mm2。     

0.5～3.3GHz超宽带低噪声放大器设计

选用Agilent公司的PHEMT晶体管ATF-54143,基于负反馈技术,设计了一种超宽带低噪声放大器.其匹配网络是由微带与集总元件共同组成,使用ADS2009对整个电路进行优化设计.在0.5～3.3 GHz的超宽带频率范围内,低噪声放大器增益大于25 dB,增益不平坦度为1.5,噪声系数不大于2 dB.可用相对介电常数为9.2、厚度为1 mm的介质基板实现该放大器,可应用于各种微波通信领域.     

基于GaAs pHEMT的1.0～2.4 GHz放大衰减多功能芯片

基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0～2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0～2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。     

基于InP DHBT工艺的33～170 GHz共源共栅放大器（英文）

基于500 nm磷化铟双异质结双极晶体管（InP DHBT）工艺,设计了一种工作在33～170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。     

具有带外抑制特性的Ka波段低功耗低噪声放大器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,成功研制了一款30~34 GHz频带内具有带外抑制特性的低功耗低噪声放大器(LNA)微波单片集成电路(MMIC)。该MMIC集成了滤波器和LNA,其中滤波器采用陷波器结构,可实现较低的插入损耗和较好的带外抑制特性;LNA采用单电源和电流复用结构,实现较高的增益和较低的功耗。测试结果表明,该MMIC芯片在30~34 GHz频带内,增益大于28 dB,噪声系数小于2.8 dB,功耗小于60 mW,在17~19 GHz频带内带外抑制比小于-35 dBc。芯片尺寸为2.40 mm×1.00 mm。该LNA MMIC可应用于毫米波T/R系统中。     

一种噪声系数为1.4dB的S波段MMIC低噪声放大器

报道了一种可直接应用于无线接收系统前端的具有较低噪声系数和较高相关增益的MMIC低噪声放大器,该低噪声放大器采用0.50 μm GaAs PHEMT工艺技术制作.电路设计采用两级级联结构,为减小电路面积采用集总参数元件匹配电路,并用ADS软件仿真无源元件寄生效应.电路测试结果表明:在2.8～3.5 GHz 频段内噪声系数低于1.4 dB,同时相关增益大于25 dB,增益平坦度小于0.5 dB,输入输出反射损耗小于-10 dB.     

X波段平衡式限幅低噪声放大器MMIC

为满足接收机的小型化需求，基于GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款用于8～12 GHz的平衡式限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。将Lange电桥、限幅器、LNA集成在同一衬底上，Lange电桥采用异形设计，芯片比传统尺寸降低30%以上；限幅器级间采用电感匹配结构，提升MMIC的工作带宽；LNA采用并联负反馈、源极电感负反馈以及电流复用拓扑结构，实现超低功耗和良好的稳定性。芯片采用整体最优化设计，在片测试结果表明，在工作频带内，限幅LNA MMIC芯片的增益为(25±0.2)dB(去除1 dB斜率),噪声系数小于1.6 dB,总功耗小于100 mW,耐功率大于46 dBm,该芯片尺寸为2.8 mm×2.4 mm,充分体现了集成工艺的性能和尺寸优势。     

1.1 dB噪声系数的单片微波集成低噪声放大器

设计与实现了一款两级赝配高电子迁移率晶体管(PHEMT)单片微波集成电路(MMIC)低噪声放大器(LNA)。考虑到实际片上无源电感的性能(低Q值),最优噪声匹配往往不能获得最好的噪声性能,相反因为输入电感的存在会增加芯片的面积。设计旨在选择合适的输入晶体管,以免除输入电感的使用,减小芯片的面积。经过优化设计,芯片尺寸为0.8 mm×0.8 mm。测试结果表明,放大器在3.4~3.6 GHz频段内实现了1.1 dB的噪声系数以及25.8 dB的小信号增益,带内回波损耗最大值为-16.5 dB。在回波损耗小于-10 dB的范围内,电路带宽拓展到2.8~4.7 GHz,此时增益最小值为20 dB,噪声最大值为1.3 dB。     

一款130～140GHz MMIC低噪声放大器

基于90 nm栅长的InP高电子迁移率晶体管(HEMT)工艺,研制了一款工作于130 ～140 GHz的MMIC低噪声放大器(LNA).该款放大器采用三级级联的双电源拓扑结构,第一级电路在确保较低的输入回波损耗的同时优化了放大器的噪声,后两级则采用最大增益的匹配方式,保证了放大器具有良好的增益平坦度和较小的输出回波损耗.在片测试结果表明,在栅、漏极偏置电压分别为-0.25 V和3V的工作条件下,该放大器在130～ 140 GHz工作频带内噪声系数小于6.5 dB,增益为18 dB±1.5 dB,输入电压驻波比小于2:1,输出电压驻波比小于3:1.芯片面积为1.70 mm×1.10 mm.该低噪声放大器有望应用于D波段的收发系统中.     

CMOS毫米波低功耗超宽带共栅低噪声放大器（英文）

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RF CMOS工艺实现并具有如下特征:在28.5~39 GHz频段内测得的平坦增益大于10 d B;-3 d B带宽从27~42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2 d B,平均NF在27~42 GHz频段内为5.1 d B;S11在整个测试频段内小于-11 d B.40 GHz处输入三阶交调点(IIP3)的测试值为+2 d Bm.整个电路的直流功耗为5.3 m W.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.