FPGA乘法器在电能集中采集系统中的应用

设计了3种基于FPGA的乘法器,结合乘法器在电能采集中的应用,介绍了一种基于FP-GA乘法器的多路数据采集系统,给出了硬件原理框图,讨论了不同乘法器在该系统中的应用.各乘法器设计使用VHDL语言,并在QuartusⅡ中完成设计和仿真.     

通用乘法器IP核可测性设计研究

为了改善所研制的运动视觉系统芯片(SOC)中乘法器IP的可测性，采用基于内建自测试的方法，在外围增如改进的线性反馈移位寄存器和多输入特征寄存器，对乘法器IP内部进行测试．所实现的测试结构对乘法器的内部结构和运算速度影响很小，而且测试结构所占的比例也很小．仿真实验的结果表明，这种乘法器IP的可测性设计方法对提高测试覆盖率非常有效．     

电流型时分割乘法器的原理性误差分析

介绍了电流型时分割乘法器存在的原理性误差的分析方法，导出了准确的计算公式及计算机求数值解算法。指出了在不同时分割频率下原理性误差变化及对乘法器线性度的影响情况。为该乘法器的正确设计及使用提供了理论依据。     

流水线技术在FPGA设计中的实现

在数字系统设计中，提高系统的运行速度是设计的一个难点．本文根据流水线设计的基本思想，介绍了利用VHDL语言描述流水线模块的方法，并以4位整数乘法器的设计为例阐述流水线技术设计的过程．通过流水线设计的不同乘法器在MAXPLUSⅡ中编译、综合下载到FPGA中后，对其特性进行统计分析，证明了流水线技术在提高运算速度方面的明显作用．     

FPU中一种高速乘法运算电路的设计与实现

在FPU的设计中，乘法运算电路是设计高精度高速度的乘法电路的重要部分，对提高整个FPU的性能具有重要的意义。通过对浮点处理单元(FPU)的体系结构的分析，比较了速度和规模分析并行通用乘法器之间的优缺点，结合FPU整体设计以及兼顾速度和规模，提出一种不同于通用乘法器设计的方法。该方法采用指数、尾数两条数据通道，用基-4的Booth算法和桶形移位寄存器，通过迭代完成乘法计算，并用VerilogHDL语言编写模块。用Modelsim进行仿真验证。这种方法速度快、占用硬件资源少，适于在FPU中实现，也可以做为一个独立的乘法器使用。     

基于FPGA的乘法器设计和实现

乘法器是数字信号处理领域的基本逻辑部件,应用广泛。用Verilog硬件描述语言设计了加法树乘法器、查找表乘法器和Booth乘法器,在Modelsim软件环境下进行了仿真,在QuartusII开发平台上基于Stratix器件对这三种方案进行了综合验证,并对结果进行了分析和比较。     

比例乘法器及其应用

全面介绍了比例乘法器的逻辑功能和时序图,分析了比例乘法器的典型应用,设计了一个可控9999分频电路。     

基于Karatsuba和Vedic算法的快速单精度浮点乘法器

针对现有的单精度浮点乘法器存在运算速度慢的问题,该文设计了一种融合Karatsuba算法和Vedic算法两者优点的快速单精度浮点乘法器。该文利用Karatsuba算法减少单精度浮点乘法器的乘法运算次数,将24 bit尾数的乘法运算分解为少位数乘法运算,获得基于3 bit和4 bit的尾数乘法架构;进一步地,利用Vedic算法对单精度浮点乘法器的尾数乘法架构进行优化,利用复杂度低、速度快的加法器实现了Karatsuba算法分解后的3 bit和4 bit的两个基本乘法运算,提高了运算速度。仿真及FPGA验证结果表明,该文设计的单精度浮点乘法器相对于基于传统的Karatsuba算法的单精度浮点乘法器、基于Vedic算法的单精度浮点乘法器,其最大运行时钟频率分别提高了约5倍和2倍。     

流水线技术在FPGA设计中的应用

本文讨论了在FPGA中设计流水线加法器、乘法器和16阶低通滤波器的设计方法,并以一个16阶低通FIR滤波器设计为例,对该方法设计的加法器、乘法器和滤波器进行性能对比,说明了给出的流水线方法能较好地提高运算速度.     

基于VHDL的MBA-WT乘法器设计

分析了设计高速乘法器所用的算法,并且基于VHDL硬件描述语言设计出了一个16位MBA-WT乘法器.该乘法器采用了改进Booth算法,可使部分积的个数减少1/2;也采用Wallace树型结构的加法器,完成N个部分积需要O(logN)次加法时间;再使用超前进位加法器得到最后乘积来进一步提高电路的运算速度.整个设计用VHDL语言实现并由Modelsim以及Synplify仿真验证.     

基于开关级故障模型的CMOS自检比较器特性的研究

在以往的电路自检特性研究工作中往往采用逻辑级或版图级故障模型，本文采用了比逻辑级模型完善，比版图级模型实用的开关级故障模型来研究ＣＭＯＳ比较器的自检特性．研究结果表明，只要电路中非码字的错误是同向的，则比较器是强码字不相交的．     

S波段三次倍频器的CAD设计

基于倍频器在微波通信电路及系统中的广泛应用性和特殊性,对一种用于某工程的关键部件—S波段三次倍频器进行了设计与优化。其中主要用ADS中微波电路板设计软件及矩量法设计微带交指滤波器,并利用ADS进行谐波平衡法优化倍频器电路,而且对理论设计和实验结果进行了分析,测试表明实验和设计结果很好的吻合,完全满足倍频器的技术指标要求。     

32×32乘法器的一种设计

介绍了用基4 Booth编码器,4-2压缩器和改进的选择进位加法器,实现32×32乘法器的设计过程. 用Verilog描述了整个乘法器的设计硬件语言. 在Active-HDL 5.1上进行功能仿真以及时序后仿真,可知该设计在保证工作频率增加的情况下,版图面积会更小.     

基于锁相环的十二脉波整流触发电路

针对中频感应电磁加热装置,结合传统整流触发电路中的移相脉冲电路和锁相倍频电路,以锁相环CD4046和计数器CD4017构成的锁相倍频电路为核心,设计了一种用于十二脉波整流设备中的触发电路。该设计把移相脉冲电路的输出作为锁相倍频电路的输入,经过锁相倍频后输出十二路相位相差30°的脉冲,并与移相脉冲保持同步。该电路与传统的整流触发电路相比,输出波形对称度好,而且具有结构简单,调试方便,可靠性高,抗干扰能力强等优点。     

全现浇塔式住宅楼结构创优的管理

在全现浇塔式住宅楼结构施工过程的管理中 ,为保证其创结构优质工程目标的实现 ,要重点对施工组织设计的编制、模板方案的编制、混凝土的养护、拆模及成品保护等几个管理点进行控制 ,制定相应的管理措施 ,并在各分项工程的施工中注重用活规范 ,深化特殊环节的工艺设计 ,保证措施的实际落实 .实行每日联检协调制 ,保证各分项分部工程间的协调 .采用样板引路和图表配合的管理方法 ,以保证各分项工程的优质     

现场总线氧量仪表的智能化设计与实现

现场总线技术与智能传感器技术的发展与结合,为现场总线智能仪表的应用带来了广阔的发展空间。智能仪表采用超大规模集成电路,利用嵌入软件协调内部操作,在完成输入信号的非线性补偿、自动校准、故障诊断等基础上,还可完成对工业过程的控制,使控制系统的功能进一步分散。针对现场总线智能氧量仪表开发过程中的智能化要求,阐述了现场总线智能氧量仪表的自检、自校准、数据采集精度、PID温度控制、总线通信等方面的设计与实现方法。     

Optimization methodology for the width of the fixed-point decimal multiplier

With the progress of design and fabrication in the semiconductor area, the chip scale and complexity are raised rapidly, and low-power design becomes a very important topic. This paper presents a low-power optimization methodology for the width of the fixed-point decimal multiplier, describes its principle and implementation, and verifies its optimization result by the FPGA test. On the methodological level, its optimization object is the width of the adders, which are inside the synthesized multiplier. On the circuit level, it resolves the problem of introducing the logic in the optimized system, which exists in the present low power design. The methodology has good performance in optimizing the system including large-scale multipliers, such as DSP, digital filter, etc.     

关于已识别拉氏乘子法和一个非线性弹性理论的广义变分原理

本文通过对已识别拉氏乘子法的初步探讨,指出了已识别拉氏乘子法是变分原理中泛函变换的统一方法。并在H-R变分原理的基础上,应用已识别拉氏乘子,将其应力应变关系这个临界变分约束条件解除,得到了非线性弹性理论的一个三类独立变量的广义变分原理。     

数字低频倍频器的设计与实现

在许多电子设计中,需要对一些低频信号进行跟踪及倍频。文章提出了一种全新的低频倍频器的设计方法,并对其原理及特性进行了阐述与分析。该倍频器具有跟踪、倍频及测频三种功能,它完全可由数字电路组成,易于FPGA的实现,而且可以根据设计人员的要求调节跟踪频率的范围,具有频率响应时间快、数字跟踪精度高等特点。