基于混合建模的SoC软硬件协同验证平台研究

针对SoC片上系统的验证,提出新的验证平台,实现SoC软硬件协同验证方法。首先介绍SoC软硬件协同验证的必要性,并在此基础上提出用多抽象层次模型混合建模（Co-Modeling）的方法构建出验证平台。然后,阐述了此验证平台的优点,如验证环境统一、仿真速度快等,接下来介绍了验证平台架构及关键部分的具体实现。最后以一个实例说明此验证平台的可用性。此验证平台适于实现SoC软硬件协同验证,降低了SoC的验证难度。     

周期精确/位精确的Cache事务级建模方法

对于片上系统(SoC)架构设计,寄存器传送级建模仿真速度慢,而采用C语言建模达不到所需的精度要求。针对上述问题,基于电子系统级(ESL)设计方法,提出一种通用的周期精确/位精确的高速缓存(Cache)事务级模型。该模型面向外部接口和内部逻辑分别采用不同的抽象层次进行建模,并构建基于ESL设计的SoC,实现软硬件协同设计。实验结果表明,集成Cache模块的仿真平台运行相应程序所需周期数大幅减少,可达到既定的精度要求。     

基于可配置处理器的SoC系统级设计方法

论文对一种经过改进的SoC系统级快速设计方法进行了介绍和研究。该设计基于可配置处理器核,在设计早期阶段对SoC系统快速建模,以获得针对具体应用算法的最优性能。同时,利用软硬件协同设计方法,得到硬件结构模型和软件开发平台。实验结果表明,该方法不仅灵活,而且设计周期短,减少了设计工作量。     

基于平台的GPRS行业应用开发技术研究

本文提出了一种基于平台的GPRS行业应用开发技术，并实现了基于平台的GPRS行业应用开发系统建模与仿真工具。这种GPRS行业应用开发技术基于任务流图模型进行GPRS行业应用系统的建模与仿真，增强了GPRS行业应用开发的通用型和可复用性。基于平台的GPRS行业应用开发系统建模与仿真工具能够准确地对GPRS行业应用系统行为进行描述，对GPRS行业应用系统进行功能验证和初步性能分析，并很好地支持系统模型模版的复用。基于平台的农业环境无线远程监控系统开发实例表明：这种GPRS行业应用开发技术保证了开发正确性，增强了通用性，缩短了开发周期，取得了良好效果。     

基于虚拟SoC平台的IP正交激励验证方法

针对传统的IP验证方法中模块级验证平台与激励发生机制效率较低且难以重用的问题,提出一种基于虚拟SoC平台的正交激励验证方法,以优化IP验证流程.通过高层抽象建模,对传统IP验证平台进行扩展,构建包括系统级功能模型与外设行为模型在内的IP验证虚拟SoC平台;基于此平台提出通信与计算分离的正交化激励映射,并分别优化IP通信接口与逻辑功能验证用例生成流程.多个IP的功能验证实例结果表明,该方法可显著地提高IP验证重用性与验证效率,降低验证复杂度.     

基于扩展层次有色Petri网创建SoC高层可执行规约

提出一种基于扩展层次有色Petri网(EHCPN)模型创建SoC高层可执行规约的方法,给出了EHCPN的形式化定义.设计并实现了EHCPN建模与模拟环境:SoC-P/TMSE,环境能够有效支持SoC高层规约创建与模拟,如功能分析、性能评估和通信协议检查.     

SoC设计中虚部件构建与封装方法研究

近年来,软硬件协同设计技术受到了系统级设计语言和基于平台设计方法的深刻影响。本文提出了一种基于层次平台的SoC系统设计方法,将SoC系统设计过程分为系统层、虚部件层和实部件层三个设计层次。分析了在虚部件层中设计虚部件时必须满足的三个方面的需求,提出了一种新的虚部件构建和封装方法。     

基于异构多核SoC的LT码编码硬件化技术研究

对异构多核SoC进行建模分析,将LT编码在异构多核SoC上的实现问题转化为LT码编码子任务在异构多核SoC上的映射问题,并给出了基于遗传算法的任务映射方法。最后基于XILINX ZYNQ-7000异构多核SoC实现了LT码编码器。实验结果表明,所设计的LT码编码器能够 满足不同的性能和资源需求,增加了硬件平台的实用性和应用系统设计的灵活性。     

基于SystemC的SoC行为级软硬件协同设计

针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题，提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法，采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建，并可配置其它硬件模块。实验结果表明：模型完全仿真实际硬件电路，所有的接口信号在系统时钟的任一时刻被监测和分析，很大程度地提高了仿真速度，并且可以在前期作系统的软硬件协同仿真和验证，有效地缩短了目前SoC芯片设计中在RTL级作软硬件协同仿真验证时的时间开销。     

基于VPM和随机激励的处理器核仿真建模

为提高处理器核仿真模型的效率,提出基于SimpleScalar架构对龙芯1号处理器进行虚拟处理器模型行为建模,IPC平均误差为2.3%,速度达到每秒1 000 000条指令。基于可控随机事件机制实现的总线功能模型可以为片上系统(SoC)设计提供激励主动生成方案和片上互连验证功能。实验结果证明,该方法对处理器IP仿真建模具有普适意义,能够被无缝融入SoC流程中。     

支持平台设计方法的系统芯片协同设计环境

面向基于平台的设计方法,开发了系统芯片软／硬件协同设计环境YH—PBDE．在描述YH-PBDE的总体结构之后,详细介绍了该环境中的三个设计层次与二次映射过程,重点论述了YH—PBDE中基于约束任务流图的系统建模方法、具有初始信息素的蚂蚁寻优软硬件划分算法和基于层次有向无环图的设计约束分配方法．结合具有录音功能的MP3播放器芯片的系统级设计方法,说明了在YH—PBDE中进行系统芯片软硬件协同设计的过程。     

基于UML的SoC建模设计方法研究

随着集成电路制造工艺的发展,嵌入式计算机应用向着SoC的方向发展。为了适应制造工艺对SoC设计能力的要求,提高SoC的设计效率,成为了很紧迫的必要任务。采用统一的SoC系统级建模语言SystemC、软/硬件协同设计技术、基于IP核复用等技术的SoC设计流程,在一定程度上满足了SoC设计要求。在现有SoC设计流程基础上,结合UML的模型驱动框架（MDA）设计方法,在当前的SoC设计流程的系统需求规约描述、硬件实时反应式系统建模、软件模块设计实现中采用UML针对SoC的轻量型扩展特性,可以很大程度地改进提高SoC的设计流程效率。     

SoC系统级设计方法与技术

介绍了以Y图为中心的系统级设计方法研究主题,从软硬件协同设计技术、设计重用技术以及与底层相结合设计技术3方面探讨了系统级关键设计技术的研究进展.从设计方法和技术路线上,将当前的研究工作归纳为基于SpecC自顶向下细化求精的设计方法、基于组件多处理器核SoC自底向上搭积木的设计方法和基于平台上下结合分而治之的设计方法3类.在此基础上,对各类方法的基本思想、描述语言、设计模型和关键技术等进行了分析与对比,并给出了该领域存在的研究问题及其今后的研究方向和重点.     

SoC通讯体系结构的高层建模技术研究

片上通讯设计是SoC系统设计的关键。本文着重从高层建模上研究SOC通讯体系结构设计。首先概述了SoC的通讯体系结构设计,其次介绍了片上通讯体系结构的高层建模方法,然后介绍了高层片上通讯体系结构的快速仿真方法,最后介绍了我们设计实现的Hi-SoComm系统。     

SoC芯片设计方法及标准化

随着集成电路技术的迅速发展，集成电路已进入系统级芯片（SoC)设计时代，SoC芯片的集成度越来越高，单芯片上的集成度和操作频率越来越高，投放市场的时间要求越来越短，为了实现这样的SoC芯片，设计越来越依赖IP模块的重用，SoC复杂性的提高和IP模块的多样化，SoC芯片中多个厂商不同IP模块的使用，导致了IP模块可重用的许多问题，IP模块和片上总线，以及EDA工具接口的标准化，是解决IP模块标准化的很好途径，另一方面，SoC芯片设计的复杂性和嵌入软件所占比重的增加，要求更高层次的系统抽象和软硬件的协同设计，使用更流地的设计进行系统的硬件设计和更有效的系统设计方法，描述了SoC芯片设计中的IP模块可重用技术以及所存在的问题，介绍了SoC IP模块和片上总线结构的标准化，讨论了基于C／C＋＋扩展类库的系统级描述语言和基于平台的SoC设计方法。     

A design chain for embedded systems

Today's embedded systems design culture produces custom products from scratch. However, as electronic products become more complex and global competition demands shorter time to market, the industry is moving toward a design process that integrates commodity system-on-chip (SoC) platforms. The article looks at how we go about developing such integration-oriented SoC design flows and evolving a new platform-based design culture     

一种基于层次平台SoC设计中的软硬件划分方法

软硬件划分是SoC设计中的一个关键问题，合理的划分结果对最终生成的芯片在成本、性能、可扩展性等方面有重要影响。提出了在基于层次平台的SoC设计中，采用遗传算法进行软硬件划分的方法，并通过实验验证了其在SoC设计中的可行性。     

AEthereal network on chip: concepts, architectures, and implementations

The continuous advances in semiconductor technology enable the integration of increasing numbers of IP blocks in a single SoC. Interconnect infrastructures, such as buses, switches, and networks on chips (NoCs), combine the IPs into a working SoC. Moreover, the industry expects platform-based SoC design to evolve to communication-centric design, with NoCs as a central enabling technology. In this article, we introduce the AEthereal NoC. The tenet of the AEthereal NoC is that guaranteed services (GSs) - such as uncorrupted, lossless, ordered data delivery; guaranteed throughput; and bounded latency - are essential for the efficient construction of robust SoCs. To exploit the NoC capacity unused by the GS traffic, we provide best-effort services.     

仿真模型重用方法综述

仿真模型重用是当前仿真领域的热点研究问题,在复杂系统建模与仿真中有着广泛而现实的需求.实现仿真模型重用,一方面要提高建模人员面向重用进行建模的意识,更重要的是提供支持模型重用的技术途径.将当前支持仿真模型重用的方法归纳为多阶段建模方法、基于模型框架的方法、基于模型与模型表示的规范化与标准化方法、综合使用上述方法的综合集成方法,分析说明了每种方法的基本思想、重用原理和实现途径.仿真模型重用是一个系统工程,贯穿于模型研制和使用的各个阶段,采用综合集成方法是实现仿真模型重用系统化和工程化的必须和必然.