基于ARM9的H.264视频实时解码器研究与实现

通过分析JM H.264 Baseline Profile软件解码器的框架结构,根据影响解码速度的瓶颈,详细阐述了针对ARM9嵌入式平台上H.264视频实时解码算法的一整套优化方案;优化后,JM解码性能大大提高;最后结合ARM9的Friendly ARM mini2440开发平台,绐出了嵌入式H.264视频实时解码器的系统实现;实验结果表明,该解码器基本满足在嵌入式Linux平台下对qcif格式视频实时解码的需求.     

基于功能和数据划分的H.264并行解码算法

针对H.264视频解码算法的并行模块选择、划分及解码速度优化等问题,面向TilePro64多核平台,提出一种可扩展的H.264并行解码算法。对该算法的内部功能模块进行整合和划分,根据核间数据的依赖关系,动态分配功能模块及优化算法并行效率。实验结果表明,该算法在解码效率、多核并行程度、解码时延等方面均有较好性能,相比传统并行解码算法,其并行加速比提高约25%。     

H.264中指数哥伦布算法的优化实现研究

指数哥伦布算法是H.264视频压缩标准中熵解码的重要组成部分.深入研究了指数哥伦布解码算法,提出了一种优化实现.该实现利用指数哥伦布码字的特性,给出了一种使用计算代替逐个比特读取的解码方式.根据实验数据,使用这种方法可以比JM(H.264参考实现)中的指数哥伦布解码方法提高20%左右的效率.     

嵌入式无线视频通信H.264编解码器的软件优化

由于无线信道易错、时变和带限的特点,给视频数据的无线传输带来了巨大的挑战.基于无线网络实时视频传输的特点以及嵌入式系统的技术开发环境,根据H.264编码算法要求,提出了内存管理和多线程调度优化设计,并对H.264视频编解码器进行了代码优化.由实验结果可知,使用该优化方案能满足嵌入式无线实时视频通信的要求.研究成果已应用于军用视频通信产品中.     

基于BS预判的H.264去块滤波优化算法

首先介绍了H.264去块滤波的滤波强度计算原理,并基于滤波强度的计算量为去块滤波过程中最大的部分,提出了一种滤波强度提前预判的优化算法。通过仿真实验证明该算法在对解码图像质量没有任何影响的情况下较标准算法降低了75％左右的滤波运算时间,有效地缓解了H.264解码运算复杂度,提高整体解码时间,以有助于实时应用的实现。     

x264解码器的设计与实现

x264是基于H.264的免费开源的实用性视频编码参考软件,但其设计者没有给出相应的解码器,本文在软件平台上设计并实现了可以用于实时解码的x264解码器,经测试,解码速度可以达到H.264参考软件JM96解码器的6-10倍,满足了x264的实时解码需求.     

资源优化的H.264 FRExt解码

针对H.264 FRExt会大幅增加解码器对内存和计算资源消耗的问题,提出一种动态分数像素插值法,用以优化H.264 FRExt解码所需的存储和计算资源。该方法突破了H.264 FRExt定义中分数点必须按1/2像素到1/4像素分层计算的限制,直接计算运动补偿所需的分数像素,通过误差消除方法保证计算结果与标准完全一致。实验结果证明,该方法可以较大地节省内存,避免对冗余分数点的计算,加快解码速度。     

H.264及AVS双模视频解码器中帧内预测的硬件设计与实现

根据H.264/AVC及AVS的特点,设计出一种适合于帧内预测解码的硬件实现方式,并根据H.264和AVS帧内预测运算上的相似性提出了基于可重构的并行结构,有利于提高解码速度,并将该结构配合其他设计好的解码器模块,在FPGA上实现了高准清晰度的H.264及AVS视频的实时解码。     

基于嵌入式FPGA的H.264解码器设计

随着H.264视频格式得到广泛应用,对H.264解码的效率要求越来越高。如何在硬件资源有限的嵌入式环境下对H.264视频编解码算法进行实现与优化就非常重要。本文主要以JM8.6代码为参考,在SoPC平台上对H.264基本档次解码器进行移植并进行优化,以达到高效率实时解码的效果。     

H.264视频解码器在C6416 DSP上的实现

介绍了最新视频压缩标准H.264,并实现了适合TIC6416DSP内核的H.264视频解码器算法,在NVDKC6416板卡上进行测试,达到了实时的解码效果。该优化算法,结合DSP处理平台和网络技术,构成新的多媒体通信终端设备,具有广泛的应用前景。     

基于DM642的家用视频服务器的研究与实现

针对构建高可靠性的家庭视频监控系统提出了一种嵌入式网络视频服务器的设计方案.介绍了基于TMS320DM642的嵌入式网络视频服务器的硬件设计,并结合该芯片的特点首先对H.264算法结构进行了改进,将其视频编码算法分解为前向通道循环、重建通道循环和运动估值循环,以便充分利用DM642L1P和L1D较大的缓存空间,减少数据的依赖性,提高数据并发存取的能力,避免大量的高速缓存不足和CPU延迟;其次,在运动估值部分综合了目前基于DSP的H.264算法最新的研究成果。通过对各种测试序列进行试验,表明该方案可以达到视频实时编码及视频质量的要求。     

针对DM642的H.264视频编码算法的改进

在充分理解H.264/AVC视频编码算法基础之上,结合TMS320DM642的特点,首先对H.264算法整体结构进行了改进,将其分解为三个循环:前向通道循环,重建通道循环和运动估值循环,其目的是充分利用DM642L1P和L1D较大的缓存空间,减少数据的依赖性,提高数据并发存取的能力,避免大量的高速缓存不足和CPU延迟;其次,在运动估值部分综合了目前基于DSP的H.264算法最新的研究成果。改进后的编码算法完全可以达到视频实时编码及视频质量的要求。     

基于C6416 DSP和网络技术的H.264视频点播方案

TMS320C6416是美国德州仪器公司的高性能定点数字信号处理芯片。论文提出了一种结合TMS320C6416数字信号处理芯片和网络技术的H.264视频点播方案。已实现的系统符合IEEE802.3规范,能够根据用户的点播需求下载原始码流并实现H.264视频的实时解码。     

基于PNX1500的H.264视频编码器实现和优化

在基于PNX1500 DSP的视频监控系统中实现了H.264视频编码器,提出了一系列优化方案：利用PNX1500的MBS硬件处理能力计算半像素插值;在算法级简化了运动估计,提前判断宏块的跳过模式;在代码级,利用定制运算及编译优化选项,进一步提高了编码速度。测试结果表明,优化后的编码器可以实现对CIF格式视频流的实时编码。     

H.264解码中反变换的硬件实现及仿真

新一代视频编码标准H．264为了提高编码效率而采用了一系列新技术,而新技术的使用也极大增加了算法的复杂度。针对目前视频解码时采用软件方法对CPU资源占有率过高的问题,提出了一种用硬件＋微代码的方式实现解码中整数IDCT变换的设计方案。对设计结果,进行了功能和时序的仿真,证明了设计方案的正确性及可行性。在硬件主频大于150MHz时,完全可以对视频进行实时解码。从而提供了一套可供参考的对视频解码算法进行优化及仿真验证的方法。     

Real-time H.264/AVC baseline decoder implementation on TMS320C6416

The H.264/AVC Advanced Video Coding standard (AVC) is poised to enable a wide range of applications. However, its increased complexity creates a big challenge for efficient software implementations. This work develops and optimises the H.264/AVC video decoder level two on the TMS320C6416 Digital Signal Processor (DSP) for video conference applications. In order to accelerate the decoding speed, several algorithmic optimisations have been ported to inverse entropy decoding and intra-prediction modules. The parallelism between algorithm execution and data transfers was fully exploited using Enhanced Direct Memory Access (EDMA) engine. Furthermore, based on the DSP architectural features, various core-specific optimisation techniques were adopted leading to an increase in speed by up to 70%. Intensive experimental tests prove that a real-time decoding on TMS320C6416 DSP running at 720?MHz is obtained for Common Intermediate Format resolution (CIF 352?×?288).     

基于MMX技术的H.264解码器优化

新一代视频编码标准H.264为了提高编码效率采用了一系列新技术，而这些新技术的使用也极大地增加了算法的复杂度。因此，在保持编码效率的同时如何提高编解码器的运算速度成为目前研究的热点问题之一。介绍了符合H.264基本规范的解码器的基本框架和解码流程；通过复杂度分析确定了解码过程中计算最为密集的两个模块，即插值、整数余弦变换和重建模块；提出了基于MMX技术的优化方法，并对这两个模块进行了重点优化。实验结果表明，利用这些优化方法可以使解码器的平均解码速度提高到原来的1．4-2．1倍，优化效果十分显著。     

H.264中CAVLC解码的高效算法

深入分析了H.264标准中CAVLC编解码方法,在此基础上针对参考实现中的遍历查找算法搜索效率不高的问题,引入了子表法和二叉树-子表混合法两种算法来提高解码效率。子表法是将码表分成若干张子表,再在子表中进行搜索;二叉树-子表法结合子表划分,在子表内部采用基于二叉树的形式解码。实验结果表明,在内存增加不多的情况下,这两种算法比参考实现原有算法的搜索速度分别提高了1.7倍和3倍。