一种新的AVS指数哥伦布码算法

指数哥伦布码是AVS 视频压缩标准中熵编码的重要组成部分。在研究指数哥伦布码的特点及其编解码算法的基础上,利用哥伦布码码字的二进制大小与编码码值的数学关系,提出一种新的指数哥伦布编解码算法。尤其是在指数哥伦布解码方面,摒弃变长码只能逐位读取、逐位判断计算的思路,采用32 bit读取并用设定公式计算的方法。实验结果表明,该算法比AVS参考代码中的指数哥伦布编、解码方法所用时间分别缩短约10%和30%。     

基于FPGA的AVS-P2熵编码器设计

本文重点研究了AVS—P2熵编码器的算法、结构以及利用FPGA实现的若干关键问题，给出了详细的块变换系数熵编码器硬件结构，并通过了仿真验证。实现中提出了一种新的2D—VLC码表存储结构和一种确定指数哥伦布码码长的方法，可以节省59％的码表存储空间和降低指数哥伦布码码长计算电路的硬件复杂度。     

AVS及H.264双模可变长解码器设计

为使视频解码芯片能同时兼容AVS及H.264这2种视频编码标准,设计一种双模可变长解码器。该设计复用码流缓冲移位和指数哥伦布解码模块,采用组合逻辑电路查找码表,对AVS和H.264码表进行优化与重组。在ModelSim环境下完成仿真测试,并通过FPGA芯片进行综合验证。结果表明,该设计能有效支持AVS和H.264 2种标准,减小电路资源消耗和面积,并提高查找表的查找效率。     

AVS熵编码的FPGA实现

本文从数字音视频编解码技术标准(AVS,Audio Video coding Standard)的熵编码原理出发,对算法模块进行分析,提出了一种使用较少存储空间来存储码表的方法,并结合算法特点给出了现场可编程门阵列(FPGA,Field-Programmable Gate Array)的实现方法。本设计中将码表查询、切换和指数哥伦布编码合并为一个流水线单元并行处理,节省了大量存储中间结果所需的空间;并将各任务并行执行,加快了处理速度。利用FPGA开发工具ISE10.1和仿真工具ModelSim SE6.2b,完成了AVS熵编码的FPGA设计与实现。     

基于H.265的安全高效的指数哥伦布编解码方案

为了解决视频安全问题,在新一代视频编码标准H.265的基础上提出一种安全高效的指数哥伦布编码方案。该方案利用混沌密钥流控制两种不同的指数哥伦布编码方式,并从算法性能和安全性等方面进行了分析。实验结果表明,该方案并没有增加编码效率和计算复杂度,使视频编码标准H.265具有安全特性,保证了视频内容信息的安全性。     

H.264/AVC解码芯片验证系统及验证策略

H.264/AVC视频编码标准是目前应用广泛的视频压缩标准,具有压缩比高、算法复杂等特点,给视频解码系统的设计和验证带来了挑战。文中基于一款H.264/AVC解码芯片架构,针对H.264/AVC视频解码系统的复杂性,构建了验证系统,提出多形式、分层次的验证策略,在解码芯片设计实现的各个阶段实施验证。根据RTL虚拟仿真、FPGA原型和后仿真等验证手段的特点,分别规划不同阶段的测试激励,形成基于H.264/AVC解码芯片的验证项策划,对类似H.264/AVC解码器的验证工作具有一定的帮助。     

H.264/AVC中CAVLC解码器的硬件设计与实现

设计了一种基于H.264标准的CAVLC解码器,码流输入单元采用桶形移位器,以实现单周期解一个句法元素,在各解码模块中采用码表分割、算术逻辑替代查表、零码字跳转等关键技术,在减少路径延迟和提高系统吞吐率的同时,节省了硬件开销。整个设计采用Verilog语言实现,在XILINX的ISE8.2开发环境下通过FPGA验证,使用Design Compiler在SMIC0.18μm CMOS单元库下综合,时钟最高频率可以达到165MHz。本设计可满足实时解码H.264高清视频的要求。     

H.264标准中的CAVLC编码算法与FPGA实现

H.264视频编码标准在基本档次和扩展档次采用CAVLC（基于上下文的自适应可变长编码）熵编码方法,但标准并未给出详细的CALVC编码句法。从CALVC的解码原理出发,详细分析了H.264视频编码标准中的CAVLC编码算法,提出了一种应用于H.264标准的快速低功耗CAVLC编码器结构,给出了各个功能模块的详细设计原理与FPGA实现方法,并对较复杂的几个模块进行了算法和结构上的优化,降低了实现的复杂度。FPGA实验验证表明,该方案编码系统时钟可达100 MHz,能满足对高速、实时应用的编码要求。     

基于功能和数据划分的H.264并行解码算法

针对H.264视频解码算法的并行模块选择、划分及解码速度优化等问题,面向TilePro64多核平台,提出一种可扩展的H.264并行解码算法。对该算法的内部功能模块进行整合和划分,根据核间数据的依赖关系,动态分配功能模块及优化算法并行效率。实验结果表明,该算法在解码效率、多核并行程度、解码时延等方面均有较好性能,相比传统并行解码算法,其并行加速比提高约25%。     

H.264并行解码的设计与实现

视频解码应用对硬件要求很高,随着多核处理器的普及.把解码应用在多核环境下并行以提高性能成为了一种有效的方式.文章根据H.264视频压缩标准的算法特点,分析了宏块间的数据依赖关系,设计并行流程,实现了宏块组级别的并行解码.实验结果表明,并行解码在多处理器环境下显著的提高了H.264解码性能.     

基于H.264的多视点立体视频解码器优化算法研究*

与平面(单视点)视频相比,多视点立体视频的数据量成倍地增加,对解码速度以及播放的流畅性影响很大,成为限制其广泛应用的重要因素之一。为了提高多视点立体视频的解码速度,基于H.264/MVC标准,根据码字前缀的特点,将原有码表划分为若干区域,精确了查表范围,优化了熵解码中CAVLC的查表过程,并将优化后的解码器移植到播放器中。实验结果表明,提出的优化算法使查表部分的速度提高70%左右,整体解码时间提高了5.9%。最终达到了一定的解码优化效果,并实现了播放器对264格式8视点立体视频文件的解码及播放功能。     

H.264解码中反变换的硬件实现及仿真

新一代视频编码标准H．264为了提高编码效率而采用了一系列新技术,而新技术的使用也极大增加了算法的复杂度。针对目前视频解码时采用软件方法对CPU资源占有率过高的问题,提出了一种用硬件＋微代码的方式实现解码中整数IDCT变换的设计方案。对设计结果,进行了功能和时序的仿真,证明了设计方案的正确性及可行性。在硬件主频大于150MHz时,完全可以对视频进行实时解码。从而提供了一套可供参考的对视频解码算法进行优化及仿真验证的方法。     

一种基于CABAC的HEVC信息隐藏算法

针对现有基于HEVC视频信息隐藏算法中存在的嵌入容量和嵌入效率较低的问题,提出一种基于CABAC的HEVC信息隐藏算法。通过分析熵编码过程中指数哥伦布编码后缀与语法元素值的相关性,阐述使用指数哥伦布编码后缀作为信息嵌入载体的可行性,并选择语法元素abs_mvd_minus2经过一阶指数哥伦布编码产生的后缀作为嵌入载体,结合矩阵编码修改后缀值完成秘密信息的嵌入。实验结果表明,该算法对信息嵌入后重建视频图像的主客观质量基本没有影响,在减少载体修改量的同时,得到了较大的嵌入容量和较高的嵌入效率。     

基于BREW平台的H.264解码器的实现

介绍了H.264解码器在BREW平台上的实现方法,重点讨论了代码移植、优化和ARM编译过程中遇到的各种问题和相应的处理方法.并根据无线网络误码率高、误码常常造成播放中断等问题,实现了一种H.264解码器端的误码处理机制,使得解码应用程序的稳定性大大提高.在LG C910手机(ARM 9处理器)上的测试结果表明,对于QCIF格式的视频,在同时实现视频解码、显示以及QCP格式(QUALCOMM PureVoice)音频解码、播放等功能的情况下,优化后的H.264解码器仍可以达到9帧/s左右的解码和播放速度,满足了移动终端上的实时处理需求.     

CAVLC编码算法及高速熵编码器的FPGA实现

H.264视频编码标准在基本档次和扩展档次采用基于上下文的自适应可变长编码(CAVLC)熵编码方法,但标准并未明确规定CAVLC的具体编码方法。从CAVLC的解码原理出发,详细分析H.264视频编码标准中的CAVLC编码算法,提出一种应用于H.264/AVC标准的高速CAVLC编码器方案,设计中综合采用了多时钟域处理技术与并行处理技术,提高了系统的处理性能;通过算术运算替换部分静态码表,降低系统对存储资源的消耗。给出了各个功能模块的详细设计原理与FPGA硬件实现方法。FPGA实验验证表明,该方案编码系统时钟可达107.97MHz,编码时延小于36个时钟周期,能满足对高清、实时应用的编码要求。     

用于H.264的Turbo码非均等译码保护策略

从最新的H．264视频压缩标准出发，提出一种基于H．264的数据分类和Turbo码的非均等译码保护的策略。针对Turbo码译码的特点译码迭代次数越多，纠错能力越强，但带来更多的译码复杂度和时延即消耗较多的功率。对于H．264三种数据分类，按照信息比特重要性的不同进行非均等译码保护，重要的数据给予更多的迭代次数的译码，次重要的数据给予较少的迭代次数的译码，以实现性能和功耗的折衷。仿真结果表明，本文算法不仅能提高解码质量，而且在实时中能减少时延和复杂度及功耗，特别适用于视频手机和手持设备业务。     

CAVLC解码的一种有效方法

已有的CAVLC解码方法包括二叉树解码方法、全码表解码方法和Hashem ian解码方法等,但是这些解码方法都只关注解码性能的一个方面:解码速度或存储空间,因而无法有效地提高整体性能。针对这一问题提出了一种快速的解码方法。该方法通过自动码表分配技术和码表地址转移技术来提高限定存储空间条件下的解码速度。实验结果表明,使用相同的存储空间,该方法的速度是传统解码方法的1.5倍,更加适用于H.264标准。     

基于可变码长的音视频同步编码改进算法

针对音视频同步的问题提出一种基于H.264帧间预测的音视频同步编码的改进算法。该算法引入可变码长的概念,将音频编码数据分为若干码组,每个码组为2或3比特的待嵌入数据。在H.264的帧间预测环节,可变尺寸块与码组之间根据公式确定映射关系。根据待嵌入数据来动态决定宏块分割模式的编码方式,以及根据映射关系提取数据的解码方法,使用4×4宏块分割模式表示嵌入数据的结束。实验结果表明,该算法使视频采集样本的峰值信噪比(PSNR)下降了0.031dB,码率变化率为5.16%,产生1.97%的嵌入开销,但是所嵌入的音频编码数据可以正确完整地提取。因此该算法能够在增加数据嵌入容量、保持视频质量、保证数据正确性和完整性的基础上实现音视频同步编码。     

H.264熵解码器的研究与实现

在H.264/AVC标准中,基于上下文的自适应可变长编码(CAVLC)解码算法的复杂度较高。为此,提出一种基于熵解码算法的新型熵解码器,在对视频压缩码流实现熵解码的过程中,引入并行处理方式,并改进二叉树法。通过采用QuartusⅡ7.2版环境波形仿真和FPGA硬件实现方法进行实验,结果表明该熵解码器在硬件资源节省和解码速度方面具有较好的性能。     

基于CUDA的H.264视频编码实现

H.264视频编码压缩比率高,但计算复杂度高,编码效率低。该文通过分析H.264编码器中各模块的编码性能,提出了基于CUDA编程模型的H.264视频编码并行框架实现方法,对H.264视频编码的各个关键模块进行CUDA实现,有效的提高了编码的速度。