一种低相噪CMOS环形振荡器设计

设计了一种带有正交输出,频率为900MHz的两级低相噪环形振荡器,电路设计采用0.18μm CMOS工艺,电源电压为1.8V.环形振荡器的调谐范围随控制电压从0V的1460MHz到电源电压1.8V的720MHz发生变化,并且具有较好的线性度.在频率为900MHz、偏移载波频率为600kHz的情况下,环形振荡器的相位噪声为-108dBc/Hz,功耗为18mW.在与其它环形振荡器的比较中,yynw环形振荡器显示了较好的性能参数.     

一种用于GPS波段的低相噪VCO设计

设计了一种工作频率为1.8 GHz的低相噪频率可调的LC压控振荡器电路。该压控振荡器采用AMOS管作为变容二极管,提高了频率的调谐范围。为了降低电路的相位噪声,设计中采用了PMOS顶部偏置电路代替底部的NMOS偏置电路,并在电路中串联了一个大电容以滤除电路中的高频噪声。仿真测试结果表明,该电路在1 MHz频偏时其相位噪声为-116.5 dBc/Hz。     

12管低相噪CMOS环形振荡器

提出了一种12管宽线性调谐范围低噪声低功耗的环形振荡器结构。电路设计采用0.18μm的标准CMOS工艺,电源电压为1.8V。SpectreRF仿真结果显示该环形振荡器在27.17MHz到2.062GHz的宽调谐范围内具有良好的线性度。在频率为900MHz、偏移频率为600kHz时,该环形振荡器的相位噪声为-111.1dBc/Hz,功耗为38mW。通过SpectreRF仿真与目前流行的环形振荡器进行比较,本文提出的环形振荡器结构简单、性能优越。     

DSP内嵌PLL中的CMOS压控环形振荡器设计

介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器.电路采用四级延迟单元来获得相位相差90.的正交输出时钟,每级采用调节电流源大小,改变电容放电速度的方式.基于SMIC 0.35μm CMOS工艺模型的仿真结果表明,电路可实现2MHz至90MHz的频率调节范围,在中心频率附近具有很高的调节线性度,且总功耗仅为3.5mW.     

适用于频率综合器的宽带低相噪VCO设计

针对频率综合器在宽调谐范围下相位噪声变差的问题,设计了一款适用于频率综合器的宽调谐范围低相位噪声的压控振荡器;采用180nm BiCMOS工艺,运用可变电容阵列和开关电容阵列实现宽调谐范围;通过加入降噪模块,滤除压控振荡器产生的二次谐波和三次谐波,增大输出振幅,降低相位噪声;并在压控振荡器输出端加入输出缓冲器,降低频率综合器其他器件对压控振荡器的影响;通过Cadence软件对压控振荡器进行仿真,仿真结果表明：调谐电压为0.3~3V,压控振荡器的输出频率范围为2.3~3.5GHz;当压控振荡器的中心频率为3.31GHz时,在偏离中心频率10kHz、100kHz和1MHz处的相位噪声分别为-93.21dBc/Hz,-117.03dBc/Hz,-137.41dBc/Hz,功耗7.66mW;在较宽的频率范围内,取得良好的相位噪声抑制,提高压控振荡器的噪声性能,满足宽带低相噪频率综合器的应用需求。     

基于电流补偿的低电源噪声PWM振荡器设计

基于CSMC 0.18 μm工艺,介绍了一种应用于LED驱动芯片内部的PWM振荡器电路.采用双低压线性稳压器(LDO)结构,针对传统PWM振荡器高频振荡时因内部时延造成输出占空比偏差严重的问题,通过电流双向补偿技术,在保持电路振荡频率不变的情况下,消除了内部时延对输出占空比的影响;利用高PSRR带隙基准为电路提供基准电压,抑制电源噪声.仿真结果表明,该振荡器输出频率为200 Hz～20 MHz,在固定频率下占空比可从10％～90％连续变化,电源电压抑制比为110 dB.     

低相位噪声宽带LC压控振荡器设计

基于0.13μm CMOS工艺,设计了一款低相位噪声宽带LC压控振荡器。采用开关电容阵列使VCO在达到宽调谐范围的同时保持了低相位噪声。采用可变容阵列提高了VCO频率调谐曲线的线性度。仿真结果表明,在1.2 V电源电压下,电路功耗为3.6 m W。频率调谐范围4.58 GHz-5.35 GHz,中心频率5 GHz,在偏离中心频率1 MHz处相位噪声为-125d Bc/Hz。     

2.42 GHz宽带低相噪LC压控振荡器的设计

采用一种基于开关电容阵列(SCA)和电压、电流滤波相结合的电路结构,设计了一个宽调谐范围低相位噪声的互补交叉耦合型LC压控振荡器。利用ADS仿真软件对电路进行仿真,达到了宽调谐、低相位噪声、低功耗的要求。     

2.4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CIVICS负阻LC压控振荡器的相位噪声,介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0.35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3.3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc/Hz.该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路.     

2．4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CMOS负阻LC压控振荡器的相位噪声．介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0．35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3．3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc／Hz。该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路。     

低延迟低码率语音编码研究

现有的低延迟语音编码算法（LD-CELP）需要16 kb/s比特率,无疑会妨碍它的应用。提出了一种采用两阶段码书搜索的方法可以在提高低延迟语音编码算法性能的同时降低码率。首先构造了两个子码书：一个后向更新的自适应码书和一个具有代数结构的固定码书;然后设计了两阶段码书搜索方法使滤波后的激励矢量和目标矢量之间的均方误差保持最小。这样就得到了一个在8 kHz采样率下具有2.5 ms延迟的10 kb/s两阶段码书搜索的CELP编码器。用平均分段信噪比（SSNR）和感知语音质量评价（PESQ）测试,本算法具有和16 kb/s的G.728相当的编码质量。     

A low loss and power efficient micro-electro-thermally actuated RF MEMS switch for low power and low loss applications

Microsystem Technologies - A novel laterally and micro-electro-thermally actuated RF MEMS switch is presented in this paper. Despite many RF MEMS switches requiring continuous actuation voltage to...     

恒定低温法在低湿区露点检测中的应用

在低湿区环境下的露点检测中,电容式露点传感器测量的频率与露点值呈现非线性,且受环境温度影响很大,此外,湿度越低,测量的分辨力也越低。采用了一种恒定低温方法来检测低湿区露点,即传感器的环境温度恒定保持在0℃以下,可大大提高低湿区的测量分辨力,再根据露点值与频率值间具有的确定的非线性关系,将采集的频率经牛顿插值计算后就可得到露点值。采用该方法大大提高了电容式露点仪在低湿区露点检测的分辨力,扩展了其测量范围。     

一种消除失调电压的低温度系数带隙基准电路

提出了一种利用多晶硅电阻的温度系数补偿负温度系数电压实现低温度系数的带隙基准电路,并且引入由二分频时钟控制的CMOS开关,使产生的失调电压正负交替做周期性变化相互抵消。采用BiCMOS 0.35μm工艺设计。仿真结果表明,此方法能够使MOS管在失配10%的情况下降低97%的失配,温度系数可达5.2 ppm/℃。工作电压为1.5 V～3.3 V、工作温度为-40℃～+70℃且工作在1.8 V常温下时,电路的工作电压为1.144 3 V,总电流为29.13μA,低频处的电源抑制比为-70 dB。     

一种低压低功耗共源共栅带隙基准电压源的实现

提出了一种低压低功耗的带隙基准电压源电路,设计基于0.5μm2P3M BiCMOS Process,并使用了低压共源共栅电流镜结构减少了对电源电压的依赖,消除了精度与余度之间的矛盾,并用HL50S-S3.1S.lib库文件用HSPICE进行了仿真,其电源抑制比PSRR大约为-78.9dB。     

A novel laser bump design for low glide/low stiction disk

The effects of different geometry of the laser bump in contact start/stop (CSS) and glide avalanche performance were investigated. Traditionally, a lower laser bump height can reduce the glide avalanche, but if the height is lower than a specific value there will appear a stiction barrier. In order to overcome this barrier, a novel design of obtaining cavities on the disk is proposed. In this design, changing the depth and relative position of the laser bump can obtain a lower stiction and glide avalanche. The effects of lubricant film thickness and environmental temperature/humidity were also observed.     

基于结构化低秩表示和低秩投影的人脸识别算法

在实际的人脸识别中,给定的训练图像往往存在遮挡和噪声,导致稀疏表示分类（SRC）算法的性能下降。针对上述问题,提出一种基于结构化低秩表示（SLR）和低秩投影的人脸识别方法--SLR_LRP。首先通过SLR对原始训练样本进行低秩分解得到干净的训练样本,根据原始训练样本和恢复得到的干净训练样本得到一个低秩投影矩阵;然后将测试样本投影到该低秩投影矩阵;最后使用SRC对恢复后的测试样本进行分类。在AR人脸库和Extended Yale B人脸库上的实验结果表明,SLR_LRP可以有效处理样本中存在的遮挡和像素破坏。     

一种动态低通滤波器

在交流励磁调速系统中,需要采样电机转子侧的电压、电流信号,使用一种动态的低通滤波电路来滤除信号中的各种干扰信号,解决了普通滤波电路不能适应信号频率变化的难题。     

A low energy dual-mode adder

VLSI designs are typically data-independent and as such, they must produce the correct result even for the worst-case inputs. Adders in particular assume that addition must be completed within prescribed number of clock cycles, independently of the operands. While the longest carry propagation of an n-bit adder is n bits, its expected length is only O(log₂ n) bits. We present a novel dual-mode adder architecture that reduces the average energy consumption in up to 50%. In normal mode the adder targets the O(log₂ n)-bit average worst-case carry propagation chains, while in extended mode it accommodates the less frequent O(n)-bit chain. We prove that minimum energy is achieved when the adder is designed for O(log₂ n) carry propagation, and present a circuit implementation. Dual-mode adders enable voltage scaling of the entire system, potentially supporting further overall energy reduction. The energy-time tradeoff obtained when incorporating such adders in ordinary microprocessor’s pipeline and other architectures is discussed.