手机数字基带处理芯片中的静态时序分析

本文首先以Synopsys公司的工具Prime Time SI为基础,介绍了ASIC设计中主流的时序分析方法:静态时序分析及其基本原理和操作流程;接着分析了它与门级仿真之间的关系,提出了几个在TDS-CDMA数字基带处理芯片设计中遇到的疑难问题,并解释其原因;最后,介绍了TDS-CDMA数字基带处理芯片中的静态时序分析过程。     

未知工艺角下时序违反的机器学习预测

集成电路设计复杂性的增长以及工艺尺寸的持续缩减给静态时序分析以及设计周期带来了新的严峻挑战。为了提升静态时序分析效率、缩短设计周期,充分考虑FinFET工艺特性以及静态时序分析原理,提出了未知工艺角下时序违反的机器学习预测方法,实现了基于部分工艺角的时序特性来预测另外一部分工艺角的时序特性的目标。基于某工业设计进行实验,结果表明,提出的方法利用5个工艺角时序预测另外31个工艺角时序,可达到小于2 ps的平均绝对误差,远远优于传统方法所需的21个工艺角,显著改善了预测精度和减少了静态时序分析工作量。     

一种数据存储SoC芯片的静态时序约束设计

静态时序分析主要依赖于时序模型和时序约束，是数字芯片时序验证的重要方法，其中时序约束是用来描述设计人员对时序的要求，如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期，更快更好地完成静态时序分析。针对一款数据存储SoC芯片中的多时钟域异步设计要求，以及如何正确处理时序约束存在的问题，提出一种多分组异步时钟的全芯片时序约束，采用虚假路径、多时钟域分组、禁用单个寄存器多时钟分析设置等方法修复和优化设计规则、建立时间和保持时间违例，解决SoC存储芯片静态时序分析中的时序问题，保证所有时序路径正常满足时序逻辑功能要求，完成时序收敛，达到签核标准。     

静态时序分析方法的基本原理和应用

介绍了用于ASIC设计验证的静态时序分析方法的基本原理,并在此基础上给出了将该方法用于优化和验证可编程逻辑器件的设计实例。     

COMS电路的参数提取及模型建立

静态时序分析是验证时序是否收敛的重要手段,但它需要准确的时序模型,尤其是全定制电路不能使用一般晶圆工厂提供的时序工艺库。这里介绍了使用synopsys公司的各种工具进行寄生参数的提取,瞬态分析和时序模型的建立,并以传输管为例,详细描述了建立查找表时序模型的流程。     

基于H .264/AVC解码芯片的静态时序分析约束设计

作为分析和验证电路时序行为的重要手段,静态时序分析（ STA）技术在深亚微米级ASIC设计中得到了广泛的应用,而正确的时序约束输入是时序分析工具给出正确结果的必要条件之一。文中在介绍 STA 原理的基础上,以一款H.264/AVC解码芯片为例,分析了解码芯片的时钟结构等时序信息,详细介绍了时钟定义、端口信号等关键时序约束,并重点介绍了PLL时钟偏差的约束设计。时序分析工具PT分析及与动态仿真的交叉验证的结果表明,解码芯片时序约束设计完整、正确。     

利用GPU加速基于稀疏网格的SSTA

提出一种利用图形处理单元（Graphics Processing Unit,GPU）加速统计静态时序分析的方法,利用稀疏网格减少统计静态时序分析中时序图各节点的配置个数,在GPU上构建复杂的时序图数据结构后并行计算各节点的不同配置,达到加速统计静态时序分析的目的。测试结果表明,提出的方法能够在不损失精度的前提下,将统计静态时序分析运行速度平均提高300倍以上。随着现代集成电路规模的持续增大和集成电路工艺的不断发展,这种新型快速的统计静态时序方法能够有效提高时序分析的速度和效率。     

DDR源同步接口的设计与时序约束方法

在高速I/O接口的设计中,DDR源同步接口的应用越来越广泛,因其在相同时钟频率下的数据带宽是SDR接口的两倍.由于DDR接口电路时序的复杂性,对其进行正确的时序约束也成为静态时序分析中的一个难点.结合曙光5000ASIC中的chipsct芯片,详细介绍了DDR源同步接口的设计,并且利用Synopsys公司的静态时序分析软件PrimeTime,对DDR接口接收端和发送端的时序约束方法进行了具体的分析说明.     

SoC芯片STA的时钟约束问题研究

随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键.该文结合一款面向个人信息处理终端的SoC芯片探讨了静态时序分析（STA）流程中时钟约束的关键技术问题,对未来基于静态时序分析进行SoC芯片的优化设计有重要的参考价值.     

VLSI设计中容性交叉耦合对时序分析的影响

互连线间的容性交叉耦合已成为影响线路延迟的一个重要因素,因此本文将阶层设计中有意义的层次结构考虑到电路时序分析中,在存在静态敏化和动态敏化交叉耦合的电路中提出了局部伪交叉耦合和全局伪交叉耦合的概念,给出了一种利用模块间功能关系考虑由于模块间连接而产生的全局伪交叉耦合的综合的时序分析方法.实验数据证明,本文方法在不影响运行速度的前提下可以有效地识别出伪交叉耦合,提高了时序验证的准确性.     

静态时序分析在深亚微米ASIC设计中的应用

作为分析和验证电路时序行为的新手段，静态时序分析(STA)技术以其无需仿真、快速、占用内存少以及测试覆盖面全等优点越来越多的应用于现代深亚微来ASIC设计中。本文在介绍了STA基本概念的基础上，以SDH系统中8／16／32路E1映射(E1 mapper)芯片设计为例，对STA在设计中的具体应用及注意事项进行了详细说明。结果表明，我们所采用的STA技术在设计的各阶段均很好的满足了电路的时序要求。     

在 IC 设计中应用 STA 处理时序问题的方法

当代数字 IC 的设计规模和复杂性在不断增加,验证工作也越来越困难,特别是静态时序分析在此背景下变得尤为重要。目前业界普遍采用自动化的设计方式,通过应用工具软件,来对设计时序进行分析。主要探讨了在 IC 设计当中对于时序违例的一些处理方法。     

针对线间串扰现象的静态定时分析

超深亚微米工艺下，线间串扰是导致电路故障的主要原因之一。尽管可能导致故障的线间串扰的数量巨大，但真正会引起故障的线间串扰却相对较少。因此，如果能在对电路验证或测试前进行静态定时分析，找出那些导致电路故障的线间串扰，则可以有效提高测试生成效率，并降低测试成本。基于此目的，文章在静态定时分析中引入对线间串扰 扰现象的分析，在线时延模型的基础上使用重叠跳变对故障模型，只需要求出与最长通路的重叠跳变对即可。在对ISCAS89基准电路的实验中，各电路需要测试的串扰数平均减少至10％以下。相对于已发表的实验结果，本文的实验结果具有较高的CPU效率。     

基于累积频数统计的FPGA互连资源时序库

为提高现场可编程门阵列(FPGA)静态时序分析模块的仿真精度,提出一种累积频数仿真输入方法,基于此建立FPGA互连资源时序库,采用统计分析的方法对跳变时间进行累积频数分析。实验结果表明,该方法创建的互连资源时序库能够有效减小线性误差,提高仿真精度,并且与传统的均匀仿真输入方法相比,其仿真误差降至8.23%。     

A Two-stage State Transition Algorithm for Constrained Engineering Optimization Problems

In this study, a state transition algorithm (STA) is investigated into constrained engineering design optimization problems. After an analysis of the advantages and disadvantages of two well-known constraint-handling techniques, penalty function method and feasibility preference method, a two-stage strategy is incorporated into STA, in which, the feasibility preference method is adopted in the early stage of an iteration process whilst it is changed to the penalty function method in the later stage. Then, the proposed STA is used to solve three benchmark problems in engineering design and an optimization problem in power-dispatching control system for the electrochemical process of zinc. The experimental results have shown that the optimal solutions obtained by the proposed method are all superior to those by typical approaches in the literature in terms of both convergency and precision.     

无刷直流电机转速伺服系统反步高阶滑模控制

针对无刷直流电机转速伺服系统高性能非线性鲁棒控制, 提出一种新型的多滑模反步高阶滑模非线性控制方法. 在控制律设计的每一步都引入二阶滑模Super-Twisting 算法, 无需计算变量导数, 消除了滑模抖振, 并在第1 级子系统虚拟控制律设计中提出一种改进的二阶滑模Super-Twisting 算法. 与传统双闭环PI 控制相比, 能够令系统的动静态性能更好, 转矩脉动更小, 鲁棒性更强; 与标准Super-Twisting 算法相比, 进一步提高了系统对阶跃负载扰动的抑制能力. 最后通过仿真分析表明了所提出方法的有效性.