高频时钟网络布线拓扑结构的曼哈顿平面切割线生成算法

在传统的Planar-DME拓扑划分算法的基础上,提出一种将欧几里德平面上的拓扑连接线转换成曼哈顿平面上的切割线并建立虚拟通道的算法,来进行连线调整,完成时钟网络的零时滞平面化布线．算法在开发软件原型Clockstar中得以应用。     

基于延迟合并嵌入的带障碍的时钟树布线算法

提出一种在带障碍情况下,基于延迟合并嵌入方法的时钟树构建算法,并在时钟树构造过程中引入了轨迹图以保证布线可以绕过障碍．该算法以已知障碍为布线约束,首先自底向上计算时钟树内部节点的可能位置,然后自顶向下确定每个节点的确切位置．实验结果表明,该算法能够正确、有效地实现有障碍存在时的时钟树布线,线长优化率超过7％．     

电路原理图中两边网格通道布线的类贪婪算法

贪婪算法是VLSI设计中通道布线的常用算法，在电路原理图的自动布图中，也会遇到通道布线的问题。但传统的贪婪算法着重于使通道面积最小化，不能满足原理图中对布线结果有序化的要求。提出类贪婪算法，在原贪婪算法的基础上，通过修改处理规则，使得布线结果更加整齐有序，便于阅读，同时也保留了原算法简洁的优点。     

给定偏差约束下的时钟布线局部拓扑构造优化算法

提出一种时钟树布线算法,在给定偏差约束下,采用新的匹配策略考虑偏差约束进行局部拓扑优化,优先匹配延迟目标大的结点,将其置于时钟树拓扑结构底层;结合缓冲器的插入,抑制了蛇行线的产生．实验结果表明,对使用过时钟偏差调度算法优化后的电路,该算法可在时钟布线阶段有效地减少时钟线网中连线与缓冲器的总电容．     

门阵列和标准单元布图中一种有效的走线道分配算法*

本文提出了一种用于门阵列和标准单元版图自动设计中的走线道分配算法一FARM，它连接总体布线和通道布线．算法目标是使通道的最大密度最小，同时考虑减小线网长度和通孔数．FARM由两部分组成：多行走线道分配和单行走线道分配它已用c语言在DE(：工作站和sun工作站上实现，并已用于我们开发的双层CMOS门阵列布图系统MALS3中．实验例子表明，它与Timborwolf 5.6的结果相当或更好．     

VLSI积木块布图设计的通道划分和总体布线

本文提出了用ＶＬＳＩ积木声布科设计（ＢＢＬ）中的通道划分和总体布线有效算法，通道划分是在角逢数据结构的基础上，对空瓦片进行适当分割和合并，总体布线以通道图和线网排序的为基础，提出了扩张－收缩优化总体布线算法，在保证获得很高布通率的前提下，将线网按最短路径和最少通孔数进行布线，算法已用于Ｃ语言实现，结果令人满意。     

PCB的指定距离布线

控制时钟偏差是提高巨型机主频的关键技术之一，在ＰＣＢ上利用指定距离布线算法调整时钟到各寄存器的连线延时是实现这一技术的有效途径。本文提出“两段布线”和“挤压延长”两种新的指定距离布线算法，实际应用表明，它比传统算法布线速度快，布线成功率高。     

确定区域详细布线算法

提出了一种确定区域的详细布线算法,它能对不同设计模式进行布线。该算法能适用于任意多层布线情况,并且支持不同布线层具有的不同工艺参数,在构造布线树时,考虑芯片当前的走线拥挤度,使布线比较平均,并加快了算法运行速度、改善了布线质量,在连接两点线网时,构造基于二维迷宫布线结果的分层图,提出了一种对分层图的启发式染色算示来进行布线层分配,大大提高算法布线速度,采用拆线重布的方法来处理布线失败的线网。     

一种基于结群的零偏差时钟布线算法

介绍了一种基于结群的零偏差时钟布线算法，该算法采用新的单元匹配策略，递归地把时钟节点划分成2个负载和半径比较均衡的子集，结合缓冲器的适当插入，产生一棵零偏差的时钟布线树。实验表明，结群处理对处理规模较大的电路快速有效，时钟延迟得到了明显减少。     

14 nm工艺下基于H-Tree和clock mesh混合时钟树的研究与实现

在数字集成电路设计中,时钟信号是数据传输的基准,时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号,也是数字芯片功耗的重要组成部分。为了优化数字芯片的功耗、功能和稳定性,在GF14 nm工艺下对时钟树进行优化设计,提出一种H-Tree和clock mesh相结合的混合时钟树结构的设计方法,通过clock mesh和clock spine的布局优化整体时钟树的性能和稳定性。仿真结果表明,该混合时钟树能够结构显著提升时钟树性能,有效减少布线长度、时钟偏移以及传播延迟,降低PVT等环境参数的影响。     

一种新的低压电力线网络路由器设计

低压配电网络具有物理拓扑未知和信道时变性等特征,通信可靠性问题严重制约了其在实际应用的规模。论文通过对现有电力线载波通信网络结构的分析比较,提出了适用于低压电力线窄带载波通信的树簇路由算法。首先建立树簇路由算法的协议框架,然后设计了簇生成、簇维护、骨干树生成和树维护等模块算法。最后给出了树簇路由实现策略。分析表明,树簇结合的动态路由满足了低压窄带载波通信技术条件。     

Mesh网中高效无死锁自适应路由算法

提出了一种新的应用于三维Mesh网中的无死锁路由算法.在当今的商用多计算机系统中,二维和三维的Mesh网是多处理器网络最为常用的拓扑结构之一.在应用于Mesh网的平面自适应路由(Planar Adaptive Routing)算法中,每条物理通道只需三条虚拟通道就可以有效地在三维以及更高维的Mesh网中避免死锁的产生.然而,采用该算法,网络拓扑一维和三维分别有两条和一条虚拟通道始终处于空闲状态.该文所提出的算法针对三维Mesh网,每条物理通道只需两条虚拟通道就可以有效地避免死锁.文中通过充分的模拟数据验证了此算法的有效性.     

虚网叠加构造自适应路由算法的有效框架

大规模并行处理机系统中路由算法对互联网络通信性能和系统性起着重要作用。     

基于模拟退火方法的多级时钟树的构建

在时钟布线中，时钟信号和时钟偏差对电路性能的影响越来越明显。针对传统的时钟网络拓扑生成算法存在的不足，提出了时钟二叉树的“多级”模型并设计了基于模拟退火方法的时钟二叉树形成算法。用该算法对随机测试例子和标准标杆测试例子的测试中发现，较之传统的启发式算法，该算法能产生更好的测试结果。     

ORA——一种负载平衡的虚通道分配算法

MPP互联网中通常使用虚通病来防止死锁和提高网络吞吐率。但通常的虚通道分配算法会导致通道的负载不平衡,从而降低网络的性能。针对采用虫孔路由技术和维序路由算法下的Torus互联网,提出了ORA虚通道负载平衡分配算法。与Naive分配算法和Scott分配算法的比较表明,ORA能够较好地实现负载平衡,能够较好地提高网络的性能。     

Fault-Tolerant Routing Algorithm in Meshes with Solid Faults

A fault-tolerant routing method that can tolerate solid faults using only two virtual channels is presented. The proposed routing algorithm, called FT-Ecube, not only uses a fewer number of virtual channels but also tolerates f-chains in the meshes. Furthermore, the proposed scheme misroutes messages both clockwise and counter clockwise directions to reduce channel contention on f-rings. It is shown that the proposed algorithm is deadlock-free and livelock-free in meshes when it has nonoverlapping multiple f-regions. Further, we conducted flit-level simulations to evaluate the performance of the proposed routing algorithm. As our simulation results show, FT-Ecube tolerates multiple faulty blocks using only two virtual channels per physical channel, and has good performance in terms of average latency. This work is supported by the NSF grant MIP-9705738     

Reliable buffered clock tree routing algorithm with process variation tolerance

1 Introduction The clock distribution network design is a very challenging task, because the per-formance and functionality of the whole synchronous system directly depend upon the clock signals. Clock skew is manifested by a lead/lag relationship between the clock signals. Conventional clock designs always demand a zero clock skew system, since they think that clock skew may limit the maximum operation frequency. Exact zero skew was first accomplished in ref. [1], and then DME (Deferred-Mer…