端口故障粒度划分的虚通道动态分配式容错路由器设计

高可靠性是高性能片上网络路由器发展的重要方面,针对目前虚通道动态分配式路由器端口易发生故障的问题,提出了一种基于端口故障粒度划分的容错路由器设计。首先,结合虚通道动态分配方式的特殊性以及故障发生特性,建立了一种粒度划分的端口故障与拥塞预测模型;然后在此模型的基础上结合实时故障检测方法设计相关容错电路,增加邻端口共享模块,设计容错读写指针控制逻辑电路;最后依据设计的电路提出容错与拥塞缓解方案。实验结果表明,在各种端口故障模式下,该路由器均能保持较好的容错特性,性能衰减较小,并且具有较好的性能提升与面积开销比。     

面向高可靠片上网络通信的可重构路由算法

为了满足系统芯片对通信带宽的要求,片上网络正逐渐取代总线成为当前多核及众核系统的主流互连方案,然而由于芯片特征尺寸的不断减小,芯片内发生故障的概率显著增加.为了提供可靠的片上通信,提出一种低成本的可重构路由算法.该算法基于无共享边界的矩形故障模型,按照故障区与网络边界的相对位置对故障区进行分类;针对不同类型的故障区定义了具体的路由器状态更新策略;重构后的片上网络可以容忍任意数目、任意分布的路由器以及链路故障.与当前容错设计方案不同,文中算法不需要增加虚拟通道来保证网络的无死锁特性,因此具有低成本、高可靠的特性.仿真实验结果表明,文中算法适用于处理器与缓存,或缓存与缓存之间的片上通信.     

一种高速延时无关同异步转换接口电路

针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点,提出一种可用于多核片上系统和片上网络的快速延时无关同异步转换接口电路.接口由采用门限门的环形FIFO实现,移除了同步时钟,实现了数据从同步时钟模块到异步模块的高速传输,支持多种数据传输协议并保证数据在传输中延时无关.基于0.18μm标准CMOS工艺的Spice模型,对3级环形FIFO所构成的传输接口电路进行了仿真,传输接口的延时为613ps,每响应一个传输请求的平均能耗为3.05pJ?req,可满足多核片上系统和片上网络芯片速度高、功耗低、鲁棒性强和重用性好的设计要求.     

片上网络路由器及互连低成本测试方法

三维设计的片上网络(Network-on-chip)是当前的热点研究专题。提出一种有效的片上网络路由器和互连测试方法 显得非常重要。文章通过对路由器分类,提出了一种新的片上网络路由器测试方法。将不同输入、输出端口的路由器分 为不同的类。相同分类的路由器是同构的,它们的测试集也是相同的。针对相同路由器提出了一个基于单播的多播方案 (Unicast-based Multicast),并提出了新的互连测试方法。实验结果表明文章方法是有效的。     

片上网络跨时钟域的高速数据通信接口设计

为了解决跨时钟域问题对基于片上网络的高速数据传输造成的功能误差,提出了一种新的片上网络跨时钟域高速数据通信接口电路.针对采用多电压频率岛分配方案的异步片上网络,将多路选择器模块和基于令牌环的环形异步FIFO相结合构成跨时钟域高速数据通信接口电路.实验结果表明,该算法及电路设计能够有效减小亚稳态的影响,增加片上网络系统数据传输的吞吐率,满足用于视频采集和处理系统的片上网络对大数据量和高速度数据码流进行实时传输的需求.     

基于机器视觉的烟支检测系统的设计

针对卷烟包装线上出现的空头和缺支问题,提出了一种基于机器视觉技术的烟支在线检测系统软硬件设计,给出了关键的电路原理图及软件流程,并对实际测试中的一些问题进行了分析。系统利用OV7620及FIFO缓存技术实现了图像的实时采集,并采用数字图像处理的方法对烟支图像进行分析,实现了空头及缺支的自动检测。     

基于片上网络改进HT模型的测试方法及仿真

No C结构规模巨大,内部电路互连非常复杂,No C内部串扰严重影响了片上系统的信号完整性。基于改进HT模型提出一种串扰测试的方法,实验结果表明,在改进的HT模型来中,N根传输线传统串扰测试方法需要测试6N次,而此方法只需要18次,从而有效地减小了开销。基于改进的HT故障种类模型设计了一套基于改进HT模型的测试代码,根据测试代码利用Pspice仿真软件设计了一种测试代码电路,该测试电路是利用16位数据选择器和16进制计数器构成,并对测试电路进行仿真测试,测试结果表明该电路能够满足测试要求并且具有可移植的优点。     

一种可配置双向链路的片上网络容错偏转路由器

随着CMOS工艺进入纳米时代,工艺尺寸的不断缩小增加了集成电路对瞬态故障与永久故障的敏感性.在片上网络中提供容错支持对于提高单芯片多处理器片上数据传输的可靠性至关重要.为了处理片上网络中的瞬态故障与永久故障链路,提出一种可配置双向链路的容错偏转路由器BiFTDR.相邻BiFTDR路由器之间采用一对可配置方向的双向链路互连,根据链路的故障状态和路由器的到达包信息对双向链路的方向进行动态配置,在单向链路故障的情况下不需要绕道路由即可实现容错,并且不需要路由表从而降低了路由器的硬件实现开销.模拟结果表明,在合成通信模式下,网络中包含5条和15条永久故障链路的情况下,BiFTDR路由器的包平均延迟比一种基于强化学习的容错偏转路由器分别少10%和19%;在真实应用运行踪迹通信模式下,与无故障网络的包平均延迟相比,BiFTDR路由器的性能损失不到1%.对于瞬态故障,即使在高故障率下BiFTDR路由器的性能下降程度也较小.在65nm工艺下对BiFTDR路由器进行综合,能达到500MHz的时钟频率,并且具有较小的面积和功耗开销.     

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。     

基于自组织免疫网络的传感器故障检测模型

提出了一种基于自组织免疫网络的传感器故障检测模型。该模型将自组织学习的思想引入到传感器免疫网络的建模中,通过学习向量量化确定免疫网络的连接权值,并对其结构和特点进行了分析,给出了相应的诊断算法。仿真结果表明,所提出的方法对故障传感器具有较高的检测灵敏度,并且对噪声具有一定的容忍能力,对于航空发动机传感器的监测具有一定的应用价值,并可方便地推广到其他类似的工业应用领域。