基于n-bit协处理器的2n-bit RSA实现

借助模幂乘协处理器是提升RSA性能最有效的方法,但当RSA模幂运算长度超过协处理器能支持的最大运算长度时,协处理器将不再适用。本文针对这个问题,基于中国剩余定理和Fischer、Seifert算法,在n－bit模幂乘协处理器的基础上实现了模长为2n-bitRSA算法,并利用模幂乘协处理器实现了n－bit大数乘法和除法,进一步提高了RSA运算效率。     

低成本的密钥长度可配置RSA密码协处理器VLSI设计

采用基于字运算的高基Montgomery模乘算法，并且应用了改进的流水线组织结构，以较小的硬件开销实现了一个密钥长度最高可达2048bits、速度面积比性能很高的RSA密码协处理器．VLSI实现结果显示：不包含存储器的核心电路规模仅相当于18000等效门；基于0．25μm CMOS工艺，在180MHz的时钟频率下，1024bits的RSA加密速率可达28Kbps．该RSA密码协处理器非常适合于如智能IC卡等面积局限性高、成本敏感的产品中．     

基于智能卡的RSA与ECC算法的比较与实现

智能卡上的常用公钥算法为RSA和ECC算法。分别阐述了两者在带有加密协处理器的智能卡平台上的实现过程．包括RSA算法中模幂运算、模乘运算的实现；ECC算法中基域的选择、坐标系的选择、标量乘法和域算术运算的实现。并在In6neon的SLE66CLX系列智能卡芯片上实现了多种密钥长度的RSA和ECC算法，时两种算法的时间和空间效率进行了比较．根据比较结果指出了两者的优劣。     

高速、可配置RSA密码协处理器的VLSI设计

通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的·     

一种新型操作数长度可伸缩的模乘器VLSI设计

在改进基于字的Montgomery模乘算法的基础上，通过优化流水线结构缩短关键路径，实现了一种结构优化的模乘器。设计中采用了按字运算的高基Montgomery模乘算法，使该设计具有良好的可扩展性，可以完成任意位数的模乘运算。改进了模乘器的流水线结构，提高了模乘器的工作效率。该设计可以应用于各种高性能且低成本的RSA密码协处理器设计。     

RSA协处理器与F2812接口设计

采用RSA协处理器作为嵌入式VPN服务器中RSA运算核心部件,给出了其与主控制器F2812间的硬件接口设计、供电电源系统的设计,并进行了与硬件接口相关的软件模块设计与实现。经系统调试及测试,RSA运算速度达到预期性能,可以满足嵌入式VPN服务器的要求。     

矩阵乘协处理器上BLAS level-3运算的设计

BLAS level 3运算的计算复杂度较高,其往往成为应用的性能瓶颈。采用线性阵列结构的矩阵乘协处理器可实现高性能、高效的矩阵乘运算。在矩阵乘协处理器上高效实现BLAS level 3运算,对大规模科学与工程仿真应用的计算加速至关重要。以矩阵乘为核心运算,结合线性阵列的结构特点,提出了矩阵乘协处理器上BLAS level 3运算的设计,并构建了相应的性能分析模型。实验结果表明,矩阵乘协处理器上SYMM、SYRK和TRMM运算的计算效率分别达到了99%,98%和80%,与SW26010和NVIDIA V100 GPU上矩阵运算的计算效率相比,最高提升了31%。     

基于高基阵列乘法器的高速模乘单元设计与实现

蒙哥马利模乘算法是最适合硬件实现的模乘算法,被应用在RSA密码和ECC密码的协处理器设计中.目前性能最高的是高基蒙哥马利模乘算法,分析了高基蒙哥马利算法的实现,提出了一种新的基于高基阵列乘法器的Montgomery模乘高速硬件实现结构,基于这种结构位长为n的比特模乘仅需要约n/w+6个时钟周期,该结构设计的电路只与最小单元有关,在硬件实现时可以大大提高频率,并提高设计的性能,可以设计高速的RSA和椭圆曲线密码大规模集成电路.     

高速可配置RSA密码协处理器的ASIC设计

提出了一种基于嵌入式系统的高速、可配置RSA密码协处理器的ASIC设计方案,可实现256bit到2048bit的RSA加密运算。为了提高运算速度,采用改进的高基模乘算法和流水线结构;为了消除协处理器与内存之间的通信速度瓶颈,使用DMA直接访问方式;同时,数据输入输出都使用双口存储体,形成加解密数据流,本文将该加解密协处理器简称为SPU(Streaming Processing Unit)。     

集成模乘求逆双重运算的抗击RSA协处理器

提出了一种集成模乘求逆双重运算的抗攻击RSA协处理器设计.在设计中引入了指数重编码和双位扫描的方法以提高模幂运算的速度,并采用数据屏蔽和随机重编码的方案来防御功耗分析攻击.基于字串行架构实现了模乘和求逆运算,并提出了相应的可伸缩蒙哥马利模乘算法,使基本运算具有数据通路小、可伸缩性强的特点.在VLSI设计上实现了模乘和求逆运算的硬件复用,大幅度地降低了成本.FPGA验证表明协处理器能够正确地完成所有预定的功能.TSMC0.25um工艺综合结果显示,协处理器的工作频率可达170MHZ,总的规模(包括核心电路与存储单元)约为26K等效门.因此本文RSA协处理器体现了多功能、可伸缩、抗攻击和低成本的综合优势.     

高并行可配置的GF(p)域ECC处理器

提出一种基于传输触发架构的可配置高并行性素域椭圆曲线密码处理器。该处理器用于快速实现点乘运算,通过配置特殊的功能单元、总线以及寄存器文件堆,可针对不同安全需求进行扩展。超长指令字的指令格式使处理器具有高并行性。设计的特殊功能单元 MMAU加速了模乘运算的实现。仿真结果表明,在0.18 μm CMOS工艺下,处理器所占面积为83 Kgates,能工作在最大120 MHz时钟频率下,可以在0.425 μs和2 ms内完成一次192 bit的模乘和点乘运算。     

嵌入式存储器的多故障自修复方法

使用冗余行覆盖占故障总数70%的单故障,导致冗余资源的浪费.为提高冗余资源的利用率,提出一种高效的修复方案,即冗余行覆盖多故障,纠错码修复单故障.当采用码率大于1/2的纠错码修复单故障时,校验住的长度小于冗余行的长度,节约了面积开销.通过2~4×8比特静态随机存取存储器(SRAM)的自修复实验,验证了新方案的可行性.实验结果表明,与冗余行结构相比,新的修复方案可以减小面积开销,提高芯片的最大工作频率.     

并行可配置ECC专用指令协处理器

采用软硬件结合的方法,给出一种基于VLIW的并行可配置椭圆曲线密码体制（ECC）专用指令协处理器架构。该协处理器采用点加、倍点并行调度算法,功能单元微结构采用可重构的思想,具有高度灵活性与较高运算速度,能支持域宽可伸缩的GF（p）与G只2″）有限域上的可变参数Weierstrass曲线,签名认证算法可升级。实验结果表明,GF（p）域上192bit的ECC点乘运算只需0．32ms,比其他同类芯片运算速度提高了116％～350％。     

一种定点快速标量乘算法的优化

标量乘法是实现椭圆曲线密码体制的瓶颈问题,利用NAF编码、预计算表法和Yen-Laih法分别在三个阶段对Lim-Lee算法进行优化,新的定点标量乘算法在赋值阶段动态扫描矩阵宽度为w的非全零列窗口,结合2^kP底层域快速算法和扩充过的预计算表来提高计算效率。当位长是160时,新算法效率比Lim-Lee算法提高22.7%,192时提高23%,224时提高23.3%。     

LTE系统中转换预编码的设计及实现

在比较已有FFT实现方法的基础上,提出一种基于FPGA的通用FFT处理器的设计方案。这种FFT实现结构根据不同的输入数据长度动态配置成相应的处理器,可以支持多种基数为2、3、5的FFT计算,硬件资源得到了优化,处理速度及数据精度满足LTE系统中SC-FDMA基带信号的生成要求。     

基于椭圆曲线的签密方案

签密方案既能够满足数字签名又可以满足公钥加密,且成本远低于“先签名后加密”。针对求解椭圆曲线离散对数问题的困难性,提出基于椭圆曲线的签密方案,并证明了其前向安全性和可公开验证性。相比现有的方案,该方案主要用到了模乘运算,且模指数与模逆运算均为0次。与文献[8]方案相比较,该方案模乘运算少了一次,签密长度少|n|,计算量明显较少,在理论上达到了复杂度的最小值。     

智能卡中实现ECC算法的关键问题的研究

主要讨论在智能卡中实现ECC（Ellipdc Curve Cryptography）算法的关键问题。ECC算法具有密钥长度短、安全性高、计算效率高等优点，但是ECC算法的实现本身面临着许多问题。同时考虑到智能卡相当于一台微型的计算机。它拥有自己的CPU、存储器和卡内操作系统COS（Chip Operation System）。但是在计算能力和存储空间有限的智能卡上实现ECC算法能否取得较好的效果。最后通过对多种实验基础的分析结果上提出了在非接触式智能卡上实现ECC算法的可用性。     

智能卡中实现ECC算法的关键问题的研究

主要讨论在智能卡中实现ECC(EllipticCurveCryptography)算法的关键问题。ECC算法具有密钥长度短、安全性高、计算效率高等优点,但是ECC算法的实现本身面临着许多问题。同时考虑到智能卡相当于一台微型的计算机,它拥有自己的CPU、存储器和卡内操作系统COS(ChipOperationSystem)。但是在计算能力和存储空间有限的智能卡上实现ECC算法能否取得较好的效果。最后通过对多种实验基础的分析结果上提出了在非接触式智能卡上实现ECC算法的可用性。     

并行设计的高性能随机椭圆曲线加密协处理器

为加速椭圆曲线加密的运算,本文提出了一种新的并行设计的椭圆曲线加密处理器结构。该处理器采用的模运算单元的特点是含有两个模乘、一个模加和一个模平方模块。两个模乘可以并行运算,而且在模乘运算的同时可并行完成模加或模平方的运算。Xilinx公司的VirtexE XCV2600 FPGA硬件实现结果表明,完成有限域GF(2163)上任意椭圆曲线上的一次标量乘的全部运算只需3064个时钟,时间消耗为31.17μs,资源消耗为3994个寄存器和15527个查找表,适合高性能椭圆曲线加密应用的要求。     

一种用于加速椭圆曲线数量乘的Signed—Binary整数表示法

椭圆曲线公开加密系统已经得到了广泛的应用，其中最重要并且花费运行时间最多的运算就是计算数量乘。为了提高数量乘的运算度，本文提出了一种用于加速椭圆曲线数量乘的容易实现的Signed—Binary整数表示法，在不增加计算数量乘算法中预处理的复杂度的前提下，减少了点倍乘的次数，有效地提高了计算椭圆曲线点数量乘的速度。