RTL数据通路模拟矢量自动生成方法研究与实现

针对已有的RTL数据通路模拟矢量自动生成方法的不足，提出一种利用约束逻辑编辑(CLP)自动生成数据通路模拟矢量的新方法．该方法首先对给定的Verilog RTL描述采用程序切片进行设计化简，然后对化简后的结果基于位向量算术原理生成CLP约束，并利用CLP求解器GProlog进行约束求解，最终生成满足输出要求的模拟矢量．该方法约束求解速度快，生成的约束是统一的，得到的模拟矢量较完备，能满足模拟验证的要求．实验结果表明，文中方法是一种高效的RTL数据通路模拟矢量自动生成方法．     

HDL描述中决策图模型的提取方法和实现

决策图模型描述了TVLSI设计信号间的数据依赖关系，在VLSI设计验证中有广泛的应用。该文扩展了已有的决策图模型，给出了从硬件描述语言描述的设计中抽取决策图模型的方法并加以实现。将该方法用于RTL级模拟矢量自动生成系统，取得了良好的效果。     

约束逻辑编程中宽数据算术运算算法

提出了一种在利用约束逻辑编程生成RTL数据通路模拟矢量的方法中处理宽数据的新方法。该方法解决了现有CLP求解器所能处理的最大整数限制问题。该文设计并实现了宽数据加法、减法和乘法运算的分解算法，运算分解扩展了现有CLP的功能，使其能适应实际的数据通路设计。实验结果表明方法是有效的。     

RTL验证框架--HRV

设计并实现了一个RTL覆盖率驱动的验证框架HRV，它集成了自主开发的基于程序切片技术的设计抽取器、基于VCD文件的代码覆盖率分析器以及基于路径和基于断言的模拟矢量自动生成方法．实验结果表明，HRV通过集成多种验证工具，提高了模拟验证效率，加速了错误检测和错误定位．     

RTL级模拟矢量自动生成设计化简方法研究

提出一种Verilog程序切片算法，给出了该算法的正确性证明的理论框架；并利用提出的Verilog程序切片算法对Verilog RTL级设计进行化简，实现模拟矢量自动生成状态化简目的，实验结果表明：该算法对状态化简效果非常明显，可以有效地解决状态空间爆炸问题。     

基于断言的模拟矢量自动生成方法

VLSI模拟验证的一个关键问题是需要大量的模拟矢量来验证各种可能情况下设计的正确性.采用断言作为模拟验证的功能模型,提出和实现了一种基于断言的模拟矢量自动生成方法.针对要触发的断言,首先对设计进行化简,通过决策图模型将初始输入传播到断言,并将传播过程和断言条件一起转化成CLP约束,最后求解CLP约束生成模拟矢量.该方法的优势在于运用了字级(word-level)约束求解技术,能统一处理控制电路和数据通路间的数据传播,求解效率高;基于功能模型的模拟矢量生成技术,模拟矢量生成目标更明确;与动态加速技术相结合,使搜索过程效率更高;设计化简技术的运用使搜索过程计算复杂度只与断言有关.实验结果表明,该方法能快速找到并定位设计中的错误,生成模拟矢量效率更高.     

用Verilog HDL进行可综合RTL设计概述

Verilog HDL是一种很流行的硬件描述语言,不仅用于可综合RTL描述,包括组合逻辑描述和时序逻辑描述,还可用于层次化设计,广泛应用于集成电路设计领域.在使用过程中,为了约束RTL设计工程师的行为,还行成了RTL代码风格.     

基于混合遗传算法的RTL激励生成

寄存器传榆级（RTL）描述是目前应用最广泛的电路设计描述形式．在时序电路的RTL激励生成中，基于模拟的方法避免了帧扩展法庞大的搜索空间，但采用该方法常存在向量过多．质量不高等问题．本文充分考虑影响算法效率的各种因素，在此基础上，提出一种基于混合遗传算法的激励生成方法．该方法结合多种覆盖评估准则与故障模型作为激励生成目标，同时采用动态参数设置，实现全局-局域混合搜索机制．实验结果显示该方法是有效的．     

HT模型矢量生成的硬件电路设计与实现

为提高高速互连电路中串扰的测试速率,减少IC测试人员的分析和研究时间,降低测试成本;在对半跳变(Half transition,HT)模型进行深入研究的基础上,得出HT模型矢量跳变的规律,并依此设计了HT模型矢量生成电路;该设计采用Verilog HDL语言对HT故障模型矢量进行RTL级建模,在Cyclonell器件(EP2C8T144C8)完成了电路实现,并用安捷伦逻辑分析采集实验数据进行实际验证;仿真和验证表明,该设计有效地生成多互连线系统HT模型测试矢量,适用于串扰故障的测试分析和研究.     

交互状态机模型模拟矢量自动生成方法

模拟矢量自动生成方法是加速数字系统设计验证进程的有效手段.提出了一种针对数字系统交互状态机的状态组合、自动生成状态组合覆盖测度和状态组合覆盖模拟矢量的算法.与将交互状态机作为整体处理或构建状态机乘积的方法相比,该算法生成的模拟覆盖率测度精确,覆盖路径无回路,有效地提高了模拟验证的精度和速度.实验结果表明,该算法能高效地节省内存空间,较好地解决了状态空间爆炸问题.     

RTL综合中的格式剖别

由于寄存器传输级（RTL）行为描述可以精确地确定数字系统的操作,所以寄存器传输级综合成为当前EDA行业的主流设计方法。实现从寄存器传输级行为描述到门级结构描述转换的RTL综合,是组合逻辑／时序逻辑综合理论在HDL（硬件描述语言）上的具体应用。设计寄存器传输级综合工具的基础是格式判别,即将行为描述中的组合逻辑与时序逻辑区分开来,利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合,提出一种易于实现的格式判别方法,该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的条件判断此赋值语句组合是组合逻辑还是时序逻辑,并生成不同层次、功能相对独立的RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此RT单元,从而在实现RTL综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用。最后文中给出一些测试实例和结果分析,通过测试实例和结果分析表明该文提出手方法不但有效地区分了组合逻辑和时序逻辑,而且由于通过对组合逻辑综合和时序逻辑综合最大限度的重用,使寄存器传输级综合的开发时间大大缩短,此方法已经用于作者的RTL综合系统中。     

协同设计中定量化约束求解方法

通过对约束满足与约束冲突的分析，提出了约束求解的定量化策略．基于变量不确定性，量化了约束满足程度与约束冲突程度，解决了约束求解过程中的优先权问题；给出了约束变化量及关联函数，为约束求解确立了具体的目标和实施方法，实现了约束求解过程的有序搜索．定量化约束求解策略不仅实现了对约束的有序及有效求解，而且真正地实现了在上游约束求解过程中定量地考虑下游约束求解问题．最后，利用随机仿真技术实现了基于变量不确定性的约束求解策略的验证．     

Structural optimization by methods of feasible directions

A general design algorithm based on methods of feasible directions is presented. Zoutendijk's method of feasible directions is first presented as applied to structural design. This method is modified to improve numerical stability of the design process and is then further modified to deal efficiently with infeasible designs. The algorithm requires the analytic gradient of the objective function and the constraint functions which are active at a given stage in the design process. Gradient information is not required for nonactive constraints. Complex constraint functions may be ignored in the initial design stages because violation of these constraints is efficiently overcome later in the design process. The algorithm is demonstrated with elastic design of redundant trusses.     

一种欠约束草图求解方法的研究

基于约束的参数化描述及求解是计算机辅助设计研究的一个热点，欠约束图的求解是参数化设计的基本问题，为了提高欠约束草图求解的参数化设计效率，提出了一种基于隐式约束优先级的欠约束草图求解方法，并首先给出了欠约束图求解的一般方法以及欠约束图的基本特征，提出了利用隐式约束去匹配缺少的显式约束；然后将隐式约束按照一定的规则分成不同的优先级，再利用优先级高的隐式约束去匹配变动约束图中的欠约束，直到完成约束图的有向化；最后，探讨了无尺寸约束图有向化过程中的基本特点，并给出了无尺寸约束图的求解算法和应用实例。实例应用结果表明，效果较好。     

用于RTL设计验证的静态错误检测方法

为快速有效地对集成电路设计中潜在的常见错误进行检测,提出一种基于静态分析的错误检测方法。该方法可以自动地提取待测寄存器传输级(RTL)设计的行为信息,检测出设计中常见的错误,如状态机死锁、管脚配置错误。实验结果表明,静态检测相对于其他验证方法自动化程度高、检测速度快、检测准确度高、检测代码可重用,可以在模拟之前发现设计中的错误。     

Increasing Constraint Propagation by Redundant Modeling: an Experience Report

This paper describes our experience with a simple modeling and programming approach for increasing the amount of constraint propagation in the constraint solving process. The idea, although similar to redundant constraints, is based on the concept of redundant modeling. We introduce the notions of CSP model and model redundancy, and show how mutually redundant models can be combined and connected using channeling constraints. The combined model contains the mutually redundant models as sub-models. Channeling constraints allow the sub-models to cooperate during constraint solving by propagating constraints freely amongst the sub-models. This extra level of pruning and propagation activities becomes the source of execution speedup. real-life nurse rostering system. We perform two case studies to evaluate the effectiveness and efficiency of our method. The first case study is based on the simple and well-known n-queens problem, while the second case study applies our method in the design and construction of a real-life nurse rostering system. Experimental results provide empirical evidence in line with our prediction.