高速环形FIFO的设计

针对全局异步局部同步系统中不同时钟域间的通信问题,提出一种可用于多核片上系统的环形FIFO.采用独特的运行协议和串并结合的数据传输方式以及保证通信质量的双轨编码方法,设计了一种新颖的FIFO体系结构,使其可支持不同宽度数据的发送和接收,保证数据的完整高速传输.在0.18μm标准CMOS工艺下,FIFO的传输延时为681...     

基于Verilog-A行为描述模型的VCO设计

分析了模拟硬件描述语言Verilog-A的特点,介绍了基于Verilog-A语言的行为级模拟电路设计过程.以锁相环(PLL)的子模块压控振荡器(VCO)的设计为例,建立了基于Verilog-A的行为模型进行系统设计的新方法.根据VCO的数学模型,建立了中心频率为120MHz的VCO行为模型,并利用Cadence Spectre仿真器对该模型进行了验证及PLL系统仿真.     

Improved low-distortion sigma-delta ADC with DWA for WLAN standards

An improved low distortion sigma-delta ADC(analog-to-digital converter) for wireless local area network standards is presented.A feed-forward MASH 2-2 multi-bit cascaded sigma-delta ADC is adopted;however,this work shows a much better performance than the ADCs which have been presented to date by adding a feedback factor in the second stage to improve the performance of the in-band SNDR(signal to noise and distortion ratio),using 4-bit ADCs in both stages to minimize the quantization noise.Data weighted ...     

一种具有两个传输零点的新型带通滤波器

在分析带通滤波器等效电路类型与特点的基础上,提出了一种简单的且具有两个传输零点的新型带通滤波器结构,有效解决了低介电常数多芯片组件(MCM)集成带通滤波器的性能与面积的问题.通过实际设计加工测试了一款中心频率为1.61GHz、带宽为260MHz的带通滤波器,插入损耗为0.71dB,驻波1.2,测试结果与仿真结果一致,器件整体尺寸为3.2mm×2.4mm×0.6mm.     

基于高速电流舵数/模转换器动态性能的电流开关驱动器

基于电流开关驱动器对高速电流舵D／A转换器动态性能的影响因素分析，提出了结合驱动信号交叉点理论、同步锁存技术和低驱动信号摆幅的电流开关驱动器设计技术，并设计了新型的电流开关驱动器电路．基于TSMC 0．35μm CMOS工艺采用Hspice仿真工具，对电流开关驱动器进行仿真分析和应用验证．基于电流开关驱动器所实现的4位D／A转换器具有很低的输出伪信号，所实现的8位D／A转换器具有很高的无杂波动态范围，表明这种电流开关驱动器能保证高速D／A转换器的良好动态性能．     

FSK模拟解调集成电路的设计

基于CMOS开关电容技术和FSK过零检测解调技术，采用0．6μm的DPDMCMOS工艺，完成了一种FSK模拟解调集成电路的设计，并采用Cadence和Matlab工具进行仿真。结果表明该设计具有很好的解调灵敏度，达到-43dBm。     

基于Verilog-A的模拟电路行为模型及仿真

分析了模拟硬件描述语言Verilog—A的特点及模型结构，根据仿真速度和仿真精度的折衷考虑，设计实现了模拟开关、带隙基准电压源及运放的Verilog—A行为模型。根据数模转换器(13AC)的特性，基于Verilog—A设计了DAC参数测试模型，也建立8位DAC的行为模型。所有行为模型都在Cadence Spectre仿真器中实现了仿真验证。     

一种基于标准逻辑单元的GALS异步封装电路

基于点对点GALS模型,给出了异步封装电路的信号状态转换图(STG),基于Petrify设计了一种基于标准逻辑单元的GALS异步封装电路,包括同步/异步接口电路、具有分频及暂停功能的局部时钟等设计.由于所设计的异步封装电路具有不存在延时器件、没有使用特殊的异步逻辑单元等特点,所以论文基于两个同步计数器实现了GALS点对点模型进行仿真和FPGA验证,结果显示了整个异步封装及其GALS系统性能的正确性.     

一种0.8V 2.4μA CMOS全差分放大器

基于0.25μm标准CMOS工艺,采用0.8V开关电容共模反馈电路技术和PMOS衬底驱动技术提出了一种新型0.8V 2.4μA全差分放大器.在0.8V单电源电压下,全差分放大器的直流开环增益为63.8dB,相位裕度为60度,单位增益带宽为7.4MHz,输出电压范围为18～791mV,其中新型模拟开关的输入/输出电压范围为0～800mV,整个放大器的电源电流为2.4μA,版图面积为410×360μm2.     

基于CMOS开关电容技术的CAS解调电路设计

基于双二阶CMOS开关电容滤波器和隔离串联技术,应用抗混叠滤波技术和平滑滤波技术,采用UMC 0.5μm CMOS工艺实现了CAS解调电路的设计,并保证了解调的灵敏度。仿真和设计结果表明,该解调电路具有良好的稳定性和灵敏度,能应用于各种通信模拟解调集成电路设计。