BFL与非门或非门单元组成的高性能GaAs分频器的设计

根据多种GaAs单元电路的工作特点,设计了两个基于GaAsBFL单元的2分频器,单元结构简单．工作频率高,功耗低。模拟仿真的结果显示,其工作频率分别可以达到40GHz和25GHz。     

基于Verilog-A的容栅传感器建模与仿真

介绍了容栅传感器结构及其工作原理,并针对容栅传感器应用系统设计验证中所遇到的困难,采用模拟硬件描述语言Verilog-A对其行为进行高层次建模,通过理论推导传感器信号与物理位移的关系和CadenceSpectre仿真器的验证,该模型正确又易于系统验证。     

一种10位200 kS/s 65 nm CMOS SAR ADC IP核

该文基于65 nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200 kS/s逐次逼近寄存器型(Successive Approximation Register,SAR) A/D转换器(Analog-to-Digital Converter,ADC) IP核。在D/A转换电路的设计上,采用7MSB (Most-Significant-Bit) + 3LSB (Least-Significant-Bit) R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322m267m。在2.5 V模拟电压以及1.2 V数字电压下,当采样频率为200 kS/s,输入频率为1.03 kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2 dB和9.27,功耗仅为440W,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。     

一种新型低压高精度CMOS电流源

采用低压与温度成正比基准源和衬底驱动低压运算放大器电路,设计了一种新型的低压高精度CMOS电流源电路,并采用TSMC 0.25μm CMOS Spice模型进行了电源特性、温度特性及工艺偏差的仿真．在室温下,当电源电压处于1.0～1.8V时,低压电流源输出电流I_out约为12.437～12.497μA;当温度在0～47℃范围内,输出电流为12.447μA;各种工艺偏差条件下的最大绝对偏差为0.54μA,与典型工艺模型下的相对偏差为4.34%．     

一种高性能CMOS带隙电压基准源设计

采用一级温度补偿和电阻二次分压技术设计了一种高性能CMOS带隙电压基准源电路,其输出电压为0.20～1.25V,温度系数为2.5×10-5/K.该带隙电压基准源电路中的深度负反馈运算放大器为低失调、高增益的折叠型共源共栅运算放大器.采用Hspice进行了运算放大器和带隙电压基准源的电路仿真,用TSMC 0.35μm CMOS工艺实现的带隙基准源的版图面积为645μm×196μm.     

基于Verilog2A 的模拟电路行为模型及仿真

摘要:分析了模拟硬件描述语言Verilog - A 的特点及模型结构,根据仿真速度和仿真精度的折衷考虑,设计实现了 模拟开关、带隙基准电压源及运放的Verilog - A 行为模型。根据数模转换器(DAC) 的特性,基于Verilog - A 设计了 DAC 参数测试模型,也建立8 位DAC 的行为模型。所有行为模型都在Cadence Spectre 仿真器中实现了仿真验证。     

一种CMOS混合信号电路衬底噪声耦合模型

利用二维器件模拟器MEDICI提取出重掺杂外延型衬底的电阻宏简化模型,所需的6个参数均可通过器件模拟得到,能够精确表征混合信号集成电路中的衬底噪声特性。基于0.25μm CMOS工艺所建立的电阻宏模型,设计了简单的混合信号电路进行应用验证,证明了该模型能够有效表征混合信号集成电路的衬底噪声。     

电流源的失配分析及设计研究

电流源是一种能向负载提供恒定电流的电路,电流源的匹配程度在模拟电路设计,尤其是在D/A转换器中有着重要的影响.为此,文章研究分析了电流源的失配特性,并针对电流源的失配提出了一种自校准电流源技术,该方法中的每一个位电流输出的大小并不依赖于每个存储管特定的VT和β值,而是等于参考电流的大小.这种电流自校准技术能解决VLSI工艺中由于器件失配而造成的电流精度变差问题.     

A 10-bit 100-MS/s CMOS pipelined folding A/D converter

This paper presents a 10-bit 100-MSample/s analog-to-digital（A/D） converter with pipelined folding architecture.The linearity is improved by using an offset cancellation technique and a resistive averaging interpolation network.Cascading alleviates the wide bandwidth requirement of the folding amplifier and distributed interstage track/hold amplifiers are used to realize the pipeline technique for obtaining high resolution.In SMIC 0.18μm CMOS,the A/D converter is measured as follows:the peak integral nonlinearity and differential nonlinearity are±0.48 LSB and±0.33 LSB,respectively.Input range is 1.0 V_P-P with a 2.29 mm² active area.At 20 MHz input @ 100 MHz sample clock,9.59 effective number of bits,59.5 dB of the signal-to-noise-and-distortion ratio and 82.49 dB of the spurious-free dynamic range are achieved.The dissipation power is only 95 mW with a 1.8 V power supply.     

Design of an LED driver based on hysteretic-current-control mode in a 0.6μm BCD process

Based on the 0.6μm BCDMOS process a hysteretic-current-control mode white light LED driver with high accuracy and efficiency is presented.The driver can work with a 6-40 V power supply,the maximum output current is up to 1.0 A,the maximum switching frequency is up to 1 MHz,the output current error is less than±5%,and the efficiency is greater than 80%.The circuit details of the high-side-current sensor and high-speed comparator,which greatly affect the accuracy of the whole driver,are emphasized.Then,the simulation and test results of this work are presented.