1.8 V千兆以太网接收器模拟前端预均衡电路

介绍了一种用于1.8 V电源电压下的千兆以太网接收器的模拟前端预均衡电路。电路分为三个部分:预处理电路、基带漂移补偿电路和可变增益放大电路,主要实现回波消除、基带漂移补偿和电路增益自动控制等功能。为了与百兆模式兼容,提出了一种预处理电路。仿真结果表明,该电路可以很好地实现回波消除的功能,能够对由于基带漂移引起的信号失真给以补偿,可以提供16级不同的增益,并进行频率补偿。电路采用0.18μm标准CMOS工艺实现。     

1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器

采用2 2 2级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的ΣΔ调制器.在1.8V工作电压,4 MHz采样频率以及80 k Hz输入信号的条件下,该调制器能够达到81d B的动态范围,功耗仅为5 m W.结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中     

宽带系统中载波频偏与采样频偏的联合估计

提出一种针对多波带正交频分复用系统中载波频偏与采样频偏的联合估计算法。为了在频偏较小时获得对噪声干扰足够的鲁棒性,用预偏转技术把频偏预旋转到一个较大的值作估计。该算法在频域处理3个连续相同的前导符,它对频率相关性I/Q失配和频率无关性I/Q失配都具有很好的鲁棒性。基于多波带正交频分复用超宽带无线传输系统的仿真结果,验证了提出的载波频偏和采样频偏联合估计算法的有效性。     

MB-OFDM UWB通信系统维特比解码器的实现

提出一种应用于多波段正交频分复用(MB-OFDM)超宽带通信系统的维特比解码器的设计方案,分析MB-OFDM所采用的卷积/凿孔码及相应的维特比解码算法的性能。为了达到系统要求的最高数据传输率、保持硬件开销的经济性,结合滑动窗口和折叠2种方法设计解码器的硬件结构。在低速工作模式下,部分处理单元被禁用,以节省功耗。该设计经Xilinx Virtex-4 FPGA验证,最高译码速率可达432 Mb/s。     

一种低密度奇偶校验码矩阵的设计方法

提出一种以硬件实现的各种条件为约束设计准循环的低密度奇偶校验码的校验矩阵方法,以简化硬件结构,采用行列交换及寻找最大平均环提升译码性能的方法。设计码长为1200的校验矩阵,对该矩阵的译码电路进行RTL实现,采用SMIC0.13μm标准CMOS工艺综合实现660Mb/s吞吐率,面积为3.1mm2,以该方法设计的矩阵可用于实现低复杂度的LDPC译码电路。     

UWB系统中（解）交织器低复杂度的实现

提出一种低复杂度的（解）交织器现场可编程门阵列实现方法,采用Xilinx FPGA自带的双端口存储器,能有效降低FPGA资源的消耗,且输入位宽和输出位宽无需相同,适用于多带正交频分复用超宽带系统。实验结果表明,系统所占用的slices数目对于交织器和解交织器来说分别降低了46％和78％。     

H.264宏块选择的自适应算法研究

在视频编码的过程中,运动估计占据了举足轻重的地位.其性能优劣会在一定程度上决定了码流质量.采用16×16宏块能够提高压缩比,但容易产生方块效应,使用4×4宏块可以提高图像质量,但降低了压缩比。H.264视频压缩标准采用多模式运动估计,可以有效减少块匹配预测误差,但随着模式的增多,算法计算量成倍增加.为了克服这个困难,本文提出一种新的自适应的宏块划分和运动估计算法。这种分块算法在综合考虑图像本身特性在编码过程中,根据图像的各个部分运动程度不同而采用不同的分快策略,兼顾图像质量和处理开销。     

一个用于GSM的80dB动态范围Σ-Δ调制器

设计了一个用于GSM系统的Sigma-Delta调制器. GSM系统要求信号带宽大于200kHz，动态范围大于80dB. 为了能取得较低的过采样率以降低功耗，采用了级联结构（MASH）来实现，与单环高阶结构相比，它具有稳定及易于实现的优点. 设计工作时钟为16MHz，过采样率为32，基带带宽为250kHz，电路仿真可以达到最高82dB的SNDR和87dB的动态范围. 芯片采用SMIC 0.18μm工艺进行流片，面积为1.2mm×1.8mm. 芯片测试效果最高SNDR＝74.4dB，动态范围超过80dB，测试结果与电路仿真结果相近，达到了预定的设计目标. 芯片工作在18V电源电压下，功耗为16.7mW.     

A low noise CMOS RF front-end for UWB 6-9 GHz applications

An integrated fully differential ultra-wideband CMOS RF front-end for 6-9 GHz is presented.A resistive feedback low noise amplifier and a gain controllable IQ merged folded quadrature mixer are integrated as the RF front-end. The ESD protected chip is fabricated in a TSMC 0.13μm RF CMOS process and achieves a maximum voltage gain of 23-26 dB and a minimum voltage gain of 16-19 dB,an averaged total noise figure of 3.3-4.6 dB while operating in the high gain mode and an in-band IIP3 of-12.6 dBm while in th...     

一种双模式 6-9 GHz 正交频分复用超宽带发射机

本文设计了一个全集成双模式 6-9 GHz 多带正交频分复用超宽带发射机,兼容 WiMedia 和中国标准。所设计的发射机主要包括：双模式的低通滤波器,上混频器,两级功率放大器以及一个用于产生本振信号的高频宽带频率除法器。 测试结果表明,此发射机在 6-8.7 GHz范围内的增益平坦度小于 1.5,而在 6-9 GHz范围内增加到 2.8 dB; 输出三阶交调量约为 13.2 dBm;输出 1dB 压缩点约为 2.8 dBm; 载波泄漏和边带抑制比分别为 -35dBc 和 -38 dBc。 本芯片采用 TSMC 0.13 μm 射频 CMOS 工艺制造,面积为 1.6 mm1.3 mm。在 1.2 V 电源电压下核心电路消耗电流为 46 mA。