DCT快速算法及其VLSI实现

现在离散余弦变换（DCT）发展很快，本文概述了DCT的各种快速算法及其发展，将DCT算法进行了分类。文中详细地综述了适合于VLSI实现的各种DCT算法结构，并对这一领域的发展及应用前景进行了探讨。     

多相同步时序电路的时钟参数优化计算

本文讨论了基于线性规划的多相同步时序电路的时钟周期最小化方法，提出了给定时钟周期下的时钟参数优化计算方法．     

用于MPEG-2视频的数字水印设计

本文首先简要介绍了数字水印的提出背景、应用范围及其主要特性。接下来主要讲述了能够满足上述特性的用于MPEG-2视频的数字水印设计方案，讨论了数字水印的嵌入和检测、提取过程。最后给出了本设计用VLSI实现的结果分析。     

基于程序执行轨迹的SoC硬件加速模块提取方法

程序执行轨迹（Program executions trace，以下简称trace）是程序执行过程的指令流信息的记录，trace完整地记录了程序执行过程中所执行指令的内容和顺序。对于大多数程序，少数几个较短的热trace决定了系统的总体性能。本文提出了基于程序执行轨迹提取加速模块的软硬件划分方法。利用热trace提取算法划分系统中关键的trace到硬件，使用分支断言构造原子执行单位，以较小的硬件代价获得较高的加速比。在本文实验中，与采用模拟退火算法的指令级细粒度划分相比，获得的性能平均高9．6％，最终结果硬件面积小29％。     

针对嵌入式Cache的内建自测试算法

通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器(SRAM)和内容可寻址存储器(CAM)的功能故障模型,提出了有效地针对嵌入式应用的DS-MarchC E和DC—March CE测试算法,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间长导致测试效率低的问题．利用March CE算法并结合Cache系统的电路结构特点,设计并实现了一套集中管理的内建自测试测试方案．此方案可以并行测试Cache系统中不同容量、不同端口类型的存储器,并且能够测试地址变换表(TLB)的特殊结构,测试部分面积不到整个Cache系统的2％．     

通过单扫描链的构造实现最小测试应用时间

在交迭测试体系＾「１，２」的基础上提出了一种利用二选一开关辅助扫描寄存器的排序、能够实现最小应用时间的单扫描链的构造方法，给出了单扫描链的构造规则。此外还分析了由于二选一开关的引入带来的硬件开销问题，提出了一个能够减少硬件开销的算法。     

VHDL─A:VHDL的扩展

VHDL作为数字系统的硬件描述语言已应用多年，并取得了成功。对于模拟系统尚没有一种IEEE标准的硬件描述语言问世，本文介绍正在标准化进程中的模拟硬件描述语言VHDL─A，该语言是VHDL的扩展，在VHDL的基础上加入了可描述模拟系统的对象、类型和结构。     

双吸除技术在CCD制造中的应用及其具有增强吸除功能的研究

本文介绍了双吸除技术在CCD制造中的应用结果,证明了双吸除技术的通用性;通过对缺陷蚀象形貌的实验观察及电镜微观研究,证明磷比缺陷的吸杂能力强;利用离子对模型所做的估算也证明了这一点,因此相对仅是缺陷吸杂而言,双吸除技术是一种具有增强吸除功能的吸除技术.     

Si_3N_4对硅晶体中微缺陷的吸除

本文介绍了用CVD 技术通过SiH_4 H_2系统在硅片上沉积硬质Si_3N_4可吸除外延层和CZ 单晶中微缺陷的实验结果。证明在硅片背面生长上Si_3N_4可显著地吸除外延层中的“雾状”微缺陷,也可吸除CZ 单晶中的旋涡状微缺陷。离子探针分析指出,被吸除的杂质主要是Na、Ca、K、Mg、Cu 和O_2等。实验证明用吸除后的硅片制管,可明显地提高三极管的成品率和电特性。     

一种用于模拟电路仿真的改进型迭代算法

模拟电路的仿真问题最终归结为对线性代数方程组的求解。利用分块化方法可以降低求解过程中Jacobi矩阵的维数,从而有效降低求解时间。如何降低求解线性方程组的迭代次数,是有效降低求解时间的另一重要问题。首先详细分析了用于求解模拟电路代数方程中Jacobi矩阵的划分问题,然后提出一种改进的隐式迭代方法。最后,通过实验分析了算法中内迭代次数Iin对总迭代次数的影响,该结论对提高整体加速比具有指导意义。