深亚微米CMOS电路多电源全芯片ESD技术研究

深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。     

一种用于汽车电子导航的混合差值算法

介绍一种基于全球定位系统(GPS)和电子地图(GIS)的车辆路径诱导系统混合差值算法,实验结果显示,相比常用的Dijkstra's算法,混合差值算法在布线时间上减少60%。     

FPGA逻辑资源重配置测试技术研究

针对FPGA的逻辑资源测试,提出了一种内建自测试方法.测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板.在此基础上进一步利用FPGA的部分重配置性能优化BIST测试过程,最终在统一的BIST测试框架下,采用相对较少的配置次数完成了逻辑资源固定故障的全覆盖测试.     

一种采用PVT不敏感电荷传输电路的27mW 10位125MSPS 电荷域流水线模数转换器

A low power 10-bit 125-MSPS charge-domain(CD) pipelined analog-to-digital converter(ADC) based on MOS bucket-brigade devices(BBDs) is presented.A PVT insensitive boosted charge transfer(BCT) that is able to reject the charge error induced by PVT variations is proposed.With the proposed BCT,the common mode charge control circuit can be eliminated in the CD pipelined ADC and the system complexity is reduced remarkably.The prototype ADC based on the proposed BCT is realized in a 0.18μm CMOS process,with power consumption of only 27 mW at 1.8-V supply and active die area of 1.04 mm~2.The prototype ADC achieves a spurious free dynamic range(SFDR) of 67.7 dB,a signal-to-noise ratio(SNDR) of 57.3 dB,and an effective number of bits(ENOB) of 9.0 for a 3.79 MHz input at full sampling rate.The measured differential nonlinearity(DNL) and integral nonlinearity (INL) are +0.5/-0.3 LSB and +0.7/-0.55 LSB,respectively.     

20万门CMOS门阵列设计技术

本文主要介绍0.8umCMOS门阵列的设计技术,包括建库技术,可测性设计技术、时钟设计技术、电源、地设计技术、电路结构优化、余量设计技术等,最后介绍了20万门母片及电路的主要参数。     

硅衬底上BSCCO高温超导材料的制备

研究了采用单靶控溅射在Ｓｉ（１００）衬底上生长ＹＳＺ（钇稳定的ＺｒＯ２）ＢＳＣＣＯ（铋锶钙铜氧）薄膜的工艺条件,包括生长温度,生长气氛,生长速率及氧化退化等。还研究了高温超导相的形成与生长温度的关系,并获得了超导膜临界温度为８２Ｋ的ＢＳＣＣＯ／ＹＳＺ／Ｓｉ兼容材料。     

国外EEPROM器件的可靠性增长与考核技术

分析了提高ＥＥＰＲＯＭ器件耐久性和保持特性的途径,提出了寿命预测的方法和保持特性的考核标准。     

一种全功能2kb E^2PROM的研制

论述了Ｅ＾２ＰＲＯＭ的设计技术，包括单元设计，升压电路设计，存储阵列设计等，然后扼要介绍了其工艺过程和关键工艺，最后给出了Ｅ＾２ＰＲＯＭ单元和电路的性能。     

EEPROM与flash Memory

本文主要介绍ＥＥＰＲＯＭ，ｆｌａｓｈ ｍｃｍｏｒｙ的技术发展，单元结构。比较了ＥＥＰＲＯＭ与ｆｌａｓｈ ｍｅｍｏｒｙ的优缺点与应用领域。     

Sence-Switch型pFLASH单元制备及特性

基于0.13 μm eFLASH工艺技术,成功制备了Sence-Switch型pFLASH单元,并对其性能进行了研究.该单元由两个共享浮栅和控制栅的编程/擦除管(T1)和信号传输管(T2)组成,采用带带遂穿(BTBT)编程方式和福勒-诺德海姆(FN)遂穿擦除方式实现了其“开/关”态功能,并对其“开/关”态特性进行表征,同时,研究了其耐久性和电荷保持特性.实验结果表明,该单元具有较优的“开/关”态特性和电参数一致性,T1/T2管阈值窗口的均值、均一性分别约为9.2V和2.4％;在工作电压为-1.5V条件下,T2管“关”态的漏电流均在1 pA/μm以下,T2管“开”态的驱动电流均值为116.22 μA/μm,均一性为5.61％;该单元循环擦/写次数可达10 000次.同时,在25℃的“开/关”态应力条件下,该Sence-Switch型pFLASH单元寿命大于10年.