Slipline field modeling of orthogonal machining for a worn tool with elastic effects and adhesion friction at the contact regions

In this paper, two slipline field models are presented for orthogonal machining with a worn tool with a finite flank wear land. Friction at tool–chip and tool–work piece interfaces are assumed to be governed by the adhesion friction law as suggested by [Maekawa, K., Kitagawa, T., Childs, T.H.C., 1997. Friction characteristics at chip–tool interface in steel machining. 23rd Leeds Lyon Symposium in Tribology] It is further assumed that the natural contact length consists of a zone of elastic contact and a zone of plastic contact such that the forces in the elastic contact region and those at the rigid-plastic chip boundary keep the chip in a state of static equilibrium. The relation between the angular range of α- and β-lines within the secondary shear zone is assumed to be given by the linear equation β = m₀α. The fields are analyzed by the matrix operational procedure developed by [Dewhurst, P., Collins, I.F., 1973. A matrix methods for constructing slipline field solutions to a class of plain strain plasticity problems. Int. J. Numer. Methods Engineering 7, 357–378; Dewhurst, P., 1984. The Coulomb friction boundary value problem in plain-strain slipline field theory. In: First Int. Conf. on Technology of Plasticity (ICTP) Proc. (Advanced Technology of Plasticity), Tokyo, Japan, pp. 1085–1090; Dewhurst, P., 1985. A general matrix operator for linear boundary value problems in slip-line field theory. Int. J. Numer. Methods engineering 21, 169–182]. The limits of the validity of the proposed fields are established using Hill's overstressing criteria. Effect of flank wear on ploughing and cutting forces is studied and their variation with friction parameters examined. It is shown that the peak tool tip pressure for a worn tool is much lower than that for a sharp tool. The results of computation further demonstrate that the force ratio and average tool–chip Coulomb coefficient of friction for a sharp tool decrease with rake angle. But presence of even a small flank wear land may reverse this trend. The results from theoretical analysis are also compared with experiment.     

反熔丝型FPGA编程方法的研究

在传统的基于反熔丝可编程逻辑阵列结构的基础上,提出一种新颖的寻址编程方法.该方法通过增加额外的编程支路,减小反熔丝单元被编程后的电阻;编程前,对所有布线通道进行预充电,防止反熔丝单元被误编程.仿真和测试结果表明,与传统的编程方式相比,该方法提高了编程的可靠性.     

A novel approach for flip chip inspection based on improved SDELM and vibration signals

Science China Technological Sciences - This paper proposes a novel nondestructive diagnostic method for flip chips based on an improved semi-supervised deep extreme learning machine (ISDELM) and...     

输电线路对短波无线电测向台(站)无源干扰的保护间距

为解决输电线路对短波无线电测向台(站)的无源干扰问题,通过改变计算模型中参数的方法,研究了输电线路在无线电波激励下对无线电测向台的电磁干扰影响因素及影响规律。研究结果表明,计算无源干扰时,入射波方向应取0或90的最大影响方向,且铁塔阵列中的铁塔数目取30座可以满足计算精度需求。还计算了不同电压等级的输电线路对短波无线电测向台的保护间距,相比之下,国标规定的保护间距较为保守。依据文中的研究结果和以往工程中的实践经验,提出了为降低输电线路对短波无线电测向台的无源干扰,可在输电线路方面和短波无线电测向台方面采取的防护措施。     

DDS自动测试技术研究

重点研究了如何快速又精确地输出DDS的测试值并使测试值符合测试规范.基于NI卡板、信号分析仪、示波器和信号发生器,对DDS的特性参数进行测试研究.信号发生器提供时钟信号与比较器输入;信号分析仪对频域和调制域信号进行测试;示波器对时域信号进行测试;通过IabViEW编程得到DAC数字正弦波和输入数字码并实现测试自动化;最后将结果返回计算机,测试结果符合规范.实验证明,在实际应用中该方法快速精确并具有很好的通用性,可拓展到其他芯片的测试.     

一种复杂SoC可测性的设计与实现

随着SoC的复杂度和规模的不断增长,SoC的测试变得越来越困难和重要.针对某复杂32-bit RISC SoC,提出了一 种系统级DFT设计策略和方案.在该方案中,运用了多种不同测试设计方法,包括内部扫描插入、存储器内建自测试、边界扫描和功能测试矢量复用.结果显示,该策略能取得较高的测试覆盖率和较低的测试代价.     

SOI单元库版图优化研究

文章对版图优化方法进行了研究,给出了几种版图优化的方法。通过研究发现,对于体硅而言要提高单元速度主要是通过减小源漏面积来实现;而对于SOI单元要提高速度只能通过减小单元的源漏周长来实现。通过仿真对比普通结构栅、叉指结构栅和环形结构栅的组成的反向器环振周期,可以发现采用叉指结构和环形栅结构不仅能有效减小单元面积,并且能通过减小源漏周长提高单元速度。     

基于ATE的FPGA测试

随着集成电路技术的飞速发展,FPGA的应用越来越广泛,其测试技术也得到了广泛重视和研究。文章简要介绍了FPGA的发展及其主要组成部分,提出了一种用ATE对FPGA进行测试的方法和具体测试流程。以一段Xilinx XC3042的真实配置数据为例详细描述了Intel HEX文件格式,以及将其转换成二进制配置码的方法,并介绍了FPGA的配置码格式和配置数据长度的计算方法。然后,以外设配置模式为例,通过XC3042的配置电路原理图和配置时序详细描述了FPGA的配置原理;最后给出了采用ATE（Automatic Test Equipment）-J750对FPGA的配置与测试过程,为FPGA的通用测试提供了一种切实可行的有效方法。     

烘箱HMDS预处理程序优化

烘箱HMDS预处理系统在提高光刻胶与硅片的黏附性方面具有很多优越性。文章通过对烘箱HMDS预处理过程的工作温度、PRIME时间、PRIME后保持时间等参数的优化实验,得到了最佳的烘箱HMDS预处理程序。通过提高烘箱工作温度（150C）、减少PRIME时间（0．5min）和增加PRIME后保持时间（5min）,最终降低了HMDS处理后的硅片接触角,进而降低了光刻胶28％的用量。本方法已经验证在本次开发中,其工艺稳定,完全适用于生产线量产。     

芯片制造过程中的电化学侵蚀控制

芯片金属键合孔上的电化学侵蚀会引起封装时键合接触不好等问题,因此在芯片加工时消除电化学侵蚀非常重要。文章通过一个解决侵蚀斑问题的案例,找到了引起侵蚀斑的根本原因和有效的解决方法,阐述了电化学侵蚀反应的理论模型。通过严控冲水后和甩干工艺间的间隔时间可以彻底解决由于湿法清洗工艺引起的电化学腐蚀。