一种基于锁存器实现时序收敛的方法

扫描链测试,作为一种简单、高效的可测性设计方法,已经广泛应用于集成电路设计中。该方法可以有效地检测出电路制造过程中的缺陷和故障,从而降低芯片的测试成本。但是随着扫描链的插入,芯片物理设计中的时序收敛变得更加复杂,尤其是在扫描链测试的移位模式下,由于时钟偏移的存在,保持时间可能存在大量的时序违例。针对这种情况,本文首先介绍了扫描链测试的基本原理,分析了插入扫描链之后出现保持时间违例的原因,提出了一种基于锁存器的修复时序违例的方法,并详细阐述了对于不同边沿触发的触发器组如何选择相应的锁存器实现时序收敛。最后,将该方法应用于一款电力通信芯片的物理设计,快速、高效地实现了时序的收敛。     

DAC1230与单片机Atmega128的接口技术

介绍了大规模集成电路芯片DAC1230与单片机Atmega128的接口技术。主要内容包括: DAC1230与单片机Atmega128的硬件接口电路、三种不同的接口方法及其应用等。     

100M高速数据采集卡的设计

本文介绍了基于ISA总线的低成本100M高速数据采集卡的设计,整个电路均采用传统小规模逻辑器件来实现。该采集卡可用于通用的数据采集及视频采集等场合。     

织针铣槽工艺的研究

为了提高织针的织造性能,对袜机针制造时所用的织针铣槽工艺进行了研究,重点分析了铣槽刀具的改进、铣槽工艺的改进及其它工艺对铣槽质量的影响,指出要提高铣槽质量首先要保证前道工序的加工精度,通过改进铣刀材质、齿数、齿型,并使用10#机油和植物油的混合切削液可提高生产效率,延长刀具使用寿命,保证加工质量。     

高阻衬底集成电路抗闩锁效应研究

研究用增加多子保护环的方法抑制功率集成电路的闩锁效应,首次给出环距、环宽设计与寄生闩锁触发阈值的数量关系,并比较了不同结深的工序作为多子环的效果.对于确定的设计规则.还比较了不同电阻率衬底材料的CMOS单元中的闩锁效应,结果表明合理设计可以有效地改善高阻衬底的寄生闩锁效应,仿真结果验证了正确性.     

一种适用于准谐振AC/DC控制芯片的波谷检测电路

设计了一种适用于准谐振反激式AC/DC(交流/直流)控制芯片的波谷电压检测电路.根据反激式变换器辅助绕组电压的特点,在一个开关周期内对辅助绕组电压采用三种不同的处理方式.电路实现了以下功能:检测变压器消磁完成的时间点,然后控制检测电路进行波谷检测;在功率开关管漏极电压斜率士0.09的范围内,检测到电压波谷;对母线输入电压和输出电压进行过压检测.Cadence specter S仿真结果显示,实现了以上功能.将检测电路用于准谐振AC/DC控制芯片,功能实现良好.     

100 MW汽轮机DEH控制系统的改造

介绍了100 MW机组控制系统改造过程中遇到的问题和解决措施,强调了改造后汽轮机控制系统增强的性能.     

含变自由度力自适应复位组合柔顺副的汽车门锁机构

基于提出的新型变自由度组合柔顺副,构建了具有奇异位置运动确定和力适应复位特征的变自由度柔顺五杆机构。根据不同驱动方式和不同限位边界,该柔顺机构可实现铰链四杆机构、平面五杆机构、曲柄摇块机构和摆动导杆机构4种运动模式及模式间切换。为了单驱动实现电动开启、电动保险,新型柔顺机构构造的电动开启支链通过多运动模式完成汽车门锁的多工况确定运动及复位运动。各工况下柔顺副扭簧中心槽内的漂移量作为机构柔顺适应性指标,可衡量柔顺支链与其他支链的运动兼容性。     

An efficient triple-tail cell based PFSCL D latch

In this paper, an efficient positive feedback source-coupled logic (PFSCL) D latch topology is proposed. It uses triple-tail cell concept which results in lesser number of stages as well as gate count in comparison to the traditional PFSCL D latch. The operation of the proposed D latch is described and is supported with mathematical formulations. The functionality is verified through SPICE simulations using TSMC 0.18 µm CMOS technology parameters. It is found that the proposed D latch topology significantly reduces the power consumption and delay in comparison to the traditional PFSCL D latch. The impact of process variation on the proposed and traditional PFSCL D latch at different design corners shows similar variations.