全文获取类型
收费全文 | 784篇 |
免费 | 61篇 |
国内免费 | 40篇 |
专业分类
电工技术 | 27篇 |
综合类 | 47篇 |
化学工业 | 2篇 |
金属工艺 | 2篇 |
机械仪表 | 35篇 |
建筑科学 | 12篇 |
矿业工程 | 2篇 |
轻工业 | 4篇 |
水利工程 | 2篇 |
石油天然气 | 16篇 |
武器工业 | 8篇 |
无线电 | 297篇 |
一般工业技术 | 13篇 |
冶金工业 | 1篇 |
原子能技术 | 2篇 |
自动化技术 | 415篇 |
出版年
2024年 | 2篇 |
2023年 | 10篇 |
2022年 | 6篇 |
2021年 | 16篇 |
2020年 | 9篇 |
2019年 | 10篇 |
2018年 | 1篇 |
2017年 | 11篇 |
2016年 | 15篇 |
2015年 | 23篇 |
2014年 | 53篇 |
2013年 | 34篇 |
2012年 | 47篇 |
2011年 | 65篇 |
2010年 | 48篇 |
2009年 | 63篇 |
2008年 | 72篇 |
2007年 | 61篇 |
2006年 | 51篇 |
2005年 | 42篇 |
2004年 | 43篇 |
2003年 | 53篇 |
2002年 | 19篇 |
2001年 | 29篇 |
2000年 | 24篇 |
1999年 | 10篇 |
1998年 | 15篇 |
1997年 | 9篇 |
1996年 | 10篇 |
1995年 | 5篇 |
1994年 | 3篇 |
1993年 | 6篇 |
1992年 | 3篇 |
1991年 | 6篇 |
1990年 | 5篇 |
1989年 | 4篇 |
1985年 | 2篇 |
排序方式: 共有885条查询结果,搜索用时 31 毫秒
41.
受浮点操作的长流水线延迟及FPGA片上RAM端口数目的限制,传统H可处理器的吞吐率通常只能达到每周期输出一个复数结果。本文用FPGA设计并实现了一种高吞吐率的IEEE754标准单精度浮点FFT处理器,通过改进蝶形计算单元的结构并重新组织FPGA片上RAM的访问,该处理器每周期平均可输出约两个复数计算结果,吞吐率约为传统FFT处理器吞吐率的两倍。对于1024点FFT变换,可在(512+10)*10=5220周期内完成。 相似文献
42.
浮点单元是高性能处理器的速度瓶颈之一,基于广泛应用的开源RISC-V浮点单元原型,设计了一种面向RISC-V处理器的高速浮点单元。对该原型中时序最差的浮点融合乘加、除法开方、整数转浮点子模块分别进行静态时序分析,并定位其中需要优化的关键模块。针对该浮点单元原型中存在的问题,提出基于算法优化和流水线优化的设计思路,设计基4 Booth-Wallace乘法模块替代原有多位宽乘法模块,设计基于二叉树的并行前导零检测模块替代原有串行前导零检测模块,增加了部分子模块的流水线级数。基于SMIC 55 nm工艺对优化设计前后的RISC-V浮点单元原型进行了性能评估,优化后的工作频率达到820 MHz,提升了39.46%,而面积开销增加了15.14%。 相似文献
43.
动态二进制翻译中,在目标平台没有浮点部件、不支持浮点运算的情况下,浮点指令只能通过模拟解释执行。浮点指令的解释执行造成翻译系统效率急剧下降。通过将浮点指令运算转化为定点运算,解决了浮点指令在目标平台的翻译,为浮点指令的翻译找到了新的途径。在动态二进制翻译系统中进行实验,验证了翻译方法的可行性。实验显示翻译系统的性能有明显提升,含有浮点指令的比例越高,算法能够获得的加速比越高,对含有25%浮点指令的程序,该算法能达到1.55的加速比。 相似文献
44.
多核处理器,尤其是单芯片多处理器(chip multi-processor,CMP)能够提供强大的共享内存的并行资源,然而单核处理器上的程序和算法并不能充分利用多核架构提供的并行计算资源,因此必须针对多核体系架构特点,对算法进行改进优化,提高算法的执行性能。以优化程序局部性、减少cache访问冲突、提高线程并行度、充分利用单指令多数据流(single instruction multipledata,SIMD)并行和带宽优化等几方面为出发点,归纳和分析了多核处理器上数据处理算法的相关优化策略,并对多核算法进行了总结评述。最后阐述了该领域亟待解决的诸多问题,展望了未来的研究发展方向。 相似文献
45.
The fast Fourier transform (FFT) is a fundamental kernel of many computation-intensive scientific applications.This paper deals with an implementation of the FFT on the accelerator system,a heterogeneous multi-core architecture to accelerate computation-intensive parallel computing in scientific and engineering applications.The Engineering and Scientific Computation Accelerator (ESCA) consists of a control unit and a single instruction multiple data (SIMD) processing element (PE) array,in which PEs communicate with each other via a hierarchical two-level network-on-chip (NoC) with high bandwidth and low latency.We exploit the architecture features of ESCA to implement a parallel FFT algorithm efficiently.Experimental results show that both the proposed parallel FFT algorithm and the ESCA architecture are scalable.The 16-bit fixed-point parallel FFT performance of ESCA is compared with a published work to prove the superiority of the mapping algorithm and the hardware architecture.The floating-point parallel FFT performances of ESCA are evaluated and compared with those of the IBM Cell processor and GPU to demonstrate the computing power of the ESCA system for high performance applications. 相似文献
46.
47.
介绍一套高速铁路轨道信号模拟系统,讨论了系统的硬件和软件设计方法。系统以TMS320C6722浮点DSP为数据处理核心,ARM协处理器为控制核心,能够模拟自主开发的、适合中国高速铁路的改进型数字编码和正交化FSK轨道信号的发送和解调过程。 相似文献
48.
提出基于TMS320C6713b浮点型DSP的虹膜识别硬件系统设计,以模块化的方式详细介绍了各个部分的结构、功能、工作原理等设计内容.对归一化的虹膜图像采用2D-Gabor滤波器的虹膜算法实现对虹膜特征的提取,通过比较海明码距完成特征匹配.实验结果表明,该系统能高效、稳定的工作,具有较高的识别率,效果良好. 相似文献
49.
基于FPGA的通用FFT处理器的设计 总被引:1,自引:0,他引:1
介绍了一种通用的可以在低端或是高端的FPGA上实现N(N=2M,M=2,3,4…)点FFT变换的方法。设计采用基4布斯编码算法和华莱士树算法设计完成了16X16位有符号数并行乘法器,并采用此并行乘法器为核心设计了FFT算法中的基-2蝶形运算单元,设计了串并转化模块、并串转换模块、移位选择模块、溢出检测模块和地址与控制模块等其它模块,并以这些模块和FPGA内部的双口RAM和ROM为基础组成了基-2FFT算法模块。整个模块采用基-2时域抽取,顺序输入,逆序输出的方法;利用Modelsim完成了FFT模块的前后仿真;利用Matlab编写了用于比较仿真结果和Matlab中FFT函数产生的结果的程序,从而验证了仿真结果的正确性。该模块最后能够在Cyclone EP1C6Q240C8型FPGA上稳定运行在60MHz。整个FFT模块能够在183μs左右完成1024点的16位定点复数FFT运算,能够满足一般工程的要求。该方法也可以用于实现更低点数或是更高点数的FFT运算。 相似文献
50.