排序方式: 共有35条查询结果,搜索用时 234 毫秒
21.
用ADSP21060浮点数字信号处理器实现高性能、高精度的数字压缩,采用频域快速卷积法实现脉冲压缩,有效期讨论了实现中的几个问题,最后,对实测Et-na火山星载合成孔径雷达(SAR)数据进行二次压缩成像,并对结果进行了分析。 相似文献
22.
采用SMIC 0.18μm CMOS工艺设计了一个具有时钟提取及倍频功能的5Gb/s全速率2:1复接电路。整个电路由两部分构成,即:全速率2:1复接器和时钟提取及倍频环路。其中,后者从一路2.5Gb/S输入数据中提取出时钟信号,并为前者提供所需的2.5GHz及5GHz的时钟。Pottbgcker鉴频鉴相器被运用以提高环路的捕获带宽。设计广泛采用了具有速度高和抗干扰能力强等诸多优点的电流模逻辑。仿真结果表明,本电路无需任何参考时钟,无需外接元件及手动相位调整或辅助捕获,就能可靠地工作在2.4~2.9Gb/s的输入数据速率上。芯片面积为812μm×675μm。电源电压1.8V时,功耗为162mW。 相似文献
23.
24.
苗澎 《电气电子教学学报》2007,29(6):76-78
为了克服"通信电子线路"课堂教学中存在的不足,本文介绍了将SytemView仿真工具应用于"通信电子线路"的辅助教学.并以超外差接收机的工作原理为例,说明了虚拟实验教学的特点和作用.通过SystemView软件在"通信电子线路"教学中的应用,可以显著地提高教学效果,为该课程的教学提供了一个新的途径. 相似文献
25.
在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出了一种基于数字检测的算法校准级间增益和电容失配误差,使用较小的面积和功耗有效提高了ADC的整体性能。本数字校准方案将ADC的差分非线性(DNL)和积分非线性(INL)从2.4 LSB和5.9 LSB降低为1.7 LSB和0.8 LSB。对于74.83 MHz的正弦信号,校准技术分别实现了63.14 dB的信号-失真噪声比(SNDR)和75.14 dB的无杂散动态范围(SFDR),功耗为123 mW,满足设计指标,证明了带有数字校正的低压流水线ADC设计的有效性。 相似文献
26.
29.
30.