万兆以太网物理层技术

本文介绍了IEEE802.3ae标准中万兆以太网物理层应用参考模型及电平接口,分析了万兆以太网物理层10GBASE-X、10GBASE-R和10GBASE-W中编码子层(PCS)的工作原理,给出了两种物理介质相关子层关键电路芯片:10Gb/s时钟恢复电路芯片、12(3.125Gb/s激光驱动器芯片的测试结果.     

“通信电子线路”课程实验教学方法探讨

本文针对“通信电子线路”课程实验教学存在的问题,提出了具体改革思路与方法。该方法主要以循序渐进的教学思路,采用启发式教学,分相关课程内容讲述、虚拟EDA实验和实物实验三个阶段进行,建立立体化教材和实验平台。教学实践表明该方法可激发学生的学习积极性,有效地提高学生理论联系实践的能力,取得了较好的教学效果。     

12×2.5Gbit/s并行伪随机序列发生技术及在线误码块监测

利用FPGA产生并行高速伪随机序列和比特间插奇偶校验8位码误码块的方法实现了在线误码监测。建立了点到点并行高速光传输误码监测实验系统,该系统由12×2.5Gbit/s并行高速伪随机序列发生器、在线误码监测模块、12×2.5Gbit/s并行光接收模块和自制垂直激光阵列发射模块构成,并行光互联采用带宽为400MHz.km5米12芯62.5μm多模带状光纤。     

40Gbps甚短距离并行光传输技术与实验系统

介绍了40Gbps甚短距离(vsR)并行光传输系统的实现和测试.用两片Altera Stratix II GX FPGA分别实现发送/接收转换芯片,通过对FPGA内嵌的吉比特收发器的合理配置,以及在去斜移电路中采用滑动窗口生成器和共用窗口比较器的方法节省了硬件资源;基于异或定位原理,采用二分查找法大大提高了帧同步电路的...     

40Gbps甚短距离并行光传输系统接收电路的设计与实现

给出了符合OIF-VSR5规范的40Gbps甚短距离光传输系统接收电路的设计与实现。该接收电路实现简单,由一片转换芯片及光接收模块构成。其特点是充分利用现场可编程门阵列(FPGA)内嵌的高速收发器成功实现了16×2.488Gbps和12×3.318Gbps信号的发送和接收,并且在一片FPGA上实现了诸如时钟数据恢复、串/并转换、帧同步、通道对齐、12-16路映射等全部功能。基于二分查找法的帧同步电路则大大提高了转换芯片的工作速度。Signaltap Ⅱ逻辑分析仪的测试结果表明接收电路工作正常,性能良好。在此基础上,给出了VSR5实验系统的点到点测试方法,通过12通道垂直腔面发射激光器并行接收模块和7m 12芯多模带状光纤,将发送电路与接收电路相连,实现了OC768/STM-256 40Gbps的点到点测试,测试结果表明系统误码率小于10~(-12)。