10GBASE-X物理层并行光传输研究

研究了符合IEEE802.3ae标准的万兆以太网10GBASE-X物理层技术,建立了万兆以太网10GBASE-X物理层点到点并行光传输系统.该系统由10GE连接单元接口(XAUI)与10Gb介质无关接口(XGMII)转换芯片、4×3.125Gbit/s 850nm自制垂直腔面发射激光器(VCSEL)并行光发射模块与并行光接收模块构成.利用现场可编程门阵列(FPGA)实现了10GBASE-X物理层编解码子层(PCS)、物理介质连接子层(PMA)的全部功能,光互联采用2m并行12芯400MHz·km 62.5μm多模带状光纤.经逻辑分析仪(Agilent 1682A)在接收端低速IO引脚测试,在接收端恢复出发端的万兆以太网帧结构数据,逻辑功能正确.     

5-Gb/s 0.18-μm CMOS集成时钟提取功能的2:1复接器设计

摘要：采用SMIC 0.18um CMOS工艺设计并实现了一个5-Gb/s在片集成时钟提取功能的2:1复接器,且该时钟提取子电路具有自动相位对准功能.芯片面积为670um*780um.在1.8V电压下,总功耗为112 mW, 输入灵敏度在50 mV以下, 输出单端摆幅大于300 mV. 测试结果表明,该复接器能够在不需要任何外接元件、参考时钟或外部相位调整下可靠地工作在1.8 Gb/s至2.6 Gb/s之间的任何输入数据速率. 该芯片可被用在并行光互连系统中.     

基于SHARC处理器的数字脉冲压缩实现

用ADSP21060浮点数字信号处理器实现高性能、高精度的数字压缩,采用频域快速卷积法实现脉冲压缩,有效期讨论了实现中的几个问题,最后,对实测Et-na火山星载合成孔径雷达（SAR）数据进行二次压缩成像,并对结果进行了分析。     

10Gbit/s甚短距离并行光传输模块与实验系统

介绍符合OIF-VSR4-03.0规范的10Gbit/s甚短距离(VSR)实验系统研究.该系统由16×622Mbit/s到4×2.488Gbit/s转换集成电路、自制12通道850nm垂直腔面发射激光器(VCSEL)并行光发射模块和商用12通道并行接收光模块构成.用一片FPGA实现转换芯片的全部功能,采用基于二分查找法的SDH STM-64/OC192 并行帧对齐及同步算法,大大提高了转换芯片的工作速度和节省了逻辑资源,自制12通道VCSEL并行发射模块工作速率达到12×2.488Gbit/s的设计指标.在SDH STM-64/OC192 10Gbit/s测试仪点到点的传输系统测试中,采用5米的12芯400MHz·km 62.5μm多模带状光纤互联,系统误码率低于1×10^-14.     

18bit 20MS/s流水线ADC架构及行为级模型设计

为了设计出满足高端仪器仪表、电子通信设备等应用需求的高速高精度模数转换器(Analog-to-Digital Converter,ADC),提出了一种精度为18 bit、采样率为20 MS/s的流水线ADC架构。使用Verilog-A语言对每一级流水级中的子模数转换电路(Sub-Analog-to-Digital Converter,Sub-ADC)、乘法数模转换电路(Multiplying Digital-to-Analog Converter,MDAC)等关键电路进行建模,进而搭建出该ADC的整体行为级模型,并基于Cadence的Spectre仿真平台进行仿真验证。在理想情况下,得到的有效位数(Effective Number of Bits,ENOB)为18.01 bit,信噪失真比(Signal to Noise and Distortion Ratio,SNDR)为110.44 dB,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为122.41 dB,验证了所设计的流水线ADC的架构和行为级模型的正确性。在加入运放有限增益、电容失配等非理想因素后,该Verilog-A行为级模型也有效反映出非理想因素对电路性能的影响。将行为级模型与数字校准算法联合仿真,证明了所设计的数字算法能够有效降低非理想因素对电路性能产生的影响。     

10Gbit/s甚短距离并行光传输模块研究

本文讨论了符合OIF-VSR4-01.0规范的10Gbit/s 甚短距离(VSR)并行光传输模块实验系统、转换集成电路、12通道850nm垂直腔面发射激光器(VCSEL)并行光发射模块、12通道并行光接收模块中的12通道前端放大电路的实现,并给出了系统测试方案和测试结果。测试结果表明,转换集成电路数字逻辑部分的全部功能用FPGA实现,研制的12通道并行光发射模块传输带宽达12?.244Gbit/s。在点到点的传输测试中,采用12芯400MHz-km 62.5靘多模带状光纤时,传输距离达302米,系统误码率低于1?0-13,12通道前端放大电路单路工作速率达1.25Gbit/s。     

Multisim在“通信电子线路”实验教学中的应用

根据＂通信电子线路＂实验教学的内容,本文设计了基于NI Multisim软件平台的通信电子线路仿真实验。笔者以基于Multisim软件的无源混频器与射频功放的设计为例,说明了Multisim虚拟仿真实验的特点和作用。本文通过Multisim软件在＂通信电子线路＂实验教学中的应用,可以显著地提高教学效果,为该课程的教学提供了一个新的途径。     

应用于太阳黑子观测的低噪声放大器设计

应用于太阳黑子观测的深空接收机频率在短波和超短波段,该波段干扰和噪声非常密集。低噪声放大器是深空接收机系统中最重要的模块之一。本文讨论了深空探测接收机的噪声来源,并主要从前端降噪的角度出发,研究了低噪声放大器的设计与实现,此外为后端降噪给出了方案。本文所设计的低噪放工作频率为10MHz～100MHz。测试结果表明,低噪放增益为50dB,噪声系数小于2.70dB,最小噪声系数为2.1dB,能够满足深空探测系统的需求。     

具有脉冲宽度优化的1.25Gb/s激光驱动器

A 1.25 Gb/s laser diode driver (LDD) with pulse width optimization has been implemented in a 0.6-μ m BiCMOS process. This paper illustrates the relation between the pulse width distortion (PWD) of the output eye diagram and the driving amplitude from the second pre-amplifier. Also, a specific current setting circuit working together with an LDD is proposed to generate the optimum driving amplitude and to avoid device nonlinearity, temperature variation and process deviation. The measured results show a maximum crossing deviation of –3% and indicate the desired independence and stability.