量子点分布误差对镜像电荷自动元胞机的影响

研究了量子点分布的误差对镜像电荷量子元胞自动机(QCA)的影响.镜像电荷QCA每个元胞中的四个量子点是被严格限制在正方形元胞的四个角上的,考虑到现有的量子点生长技术,量子点偏离理想位置的情况是不可避免的.模拟了在正态分布误差存在时镜像电荷QCA的工作情况,并估算了在较小的介电常数下镜像电荷QCA可能达到的最高工作温度.仿真结果表明正态分布标准差sigma小于0.1时,镜像电荷QCA可以正常工作,同时缩小QCA的元胞尺寸可以使镜像电荷QCA的最高工作温度达到室温以上.     

量子点分布误差对镜像电荷自动元胞机的影响

研究了量子点分布的误差对镜像电荷量子元胞自动机(QCA)的影响. 镜像电荷QCA每个元胞中的四个量子点是被严格限制在正方形元胞的四个角上的，考虑到现有的量子点生长技术，量子点偏离理想位置的情况是不可避免的. 模拟了在正态分布误差存在时镜像电荷QCA的工作情况，并估算了在较小的介电常数下镜像电荷QCA可能达到的最高工作温度. 仿真结果表明正态分布标准差sigma小于0.1时，镜像电荷QCA可以正常工作，同时缩小QCA的元胞尺寸可以使镜像电荷QCA的最高工作温度达到室温以上.     

An Ultra-low-power Area-efficient Non-volatile Memory in 0.18μm Single-poly CMOS Process

This paper presents an ultra-low-power area-efficient non-volatile memory (NVM) in a 0.18 μm single-poly standard CMOS process for passive radio frequency identification (RFID) tags. In the memory cell, a novel low-power operation method is proposed to realize bi-directional Fowler-Nordheim tunneling during write operation. Furthermore, the cell is designed with PMOS transistors and coupling capacitors to minimize its area. In order to improve its reliability, the cell consists of double floating gates to store the data, and the 1 kbit NVM was implemented in a 0.18 μm single-poly standard CMOS process. The area of the memory cell and 1 kbit memory array is 96 μm² and 0.12 mm², respectively. The measured results indicate that the program/erase voltage ranges from 5 to 6 V. The power consumption of the read/write operation is 0.19 μW/0.69 μW at a read/write rate of (268 kb/s)/(3.0 kb/s).     

一种可植于软件无线电的低功耗可编程增益放大器

本文提出了一种新的技术,用于优化可编程增益放大器的带宽和功耗的关系。这个可编程增益放大器由三级级联的放大器组成,每一级放大器包括可变增益放大器和直流失调电压消除电路。在消除直流失调的电路中,高通的截止频率可从4 kHz到80 kHz变化。可编程增益放大器芯片使用0.13微米的工艺加工,测试结果表明增益可以从-5dB到60dB连续可调。在 60dB增益模式下,当带宽可从1MHz到10MHz变换,电路消耗的功耗为0.85mA到3.2mA,电源电压为1.2V。它的带内OIP3值为14dBm。     

Low power fast settling multi-standard current reusing CMOS fractional-N frequency synthesizer

正A low power fast settling multi-standard CMOS fractional-N frequency synthesizer is proposed.The current reusing and frequency presetting techniques are adopted to realize the low power fast settling multi-standard fractional-N frequency synthesizer.An auxiliary non-volatile memory(NVM) is embedded to avoid the repetitive calibration process and to save power in practical application.This PLL is implemented in a 0.18μm technology. The frequency range is 0.3 to 2.54 GHz and the settling time is less than 5μs over the entire frequency range.The LC-VCO with the stacked divide-by-2 has a good figure of merit of-193.5 dBc/Hz.The measured phase noise of frequency synthesizer is about-115 dBc/Hz at 1 MHz offset when the carrier frequency is 2.4 GHz and the reference spurs are less than -52 dBc.The whole frequency synthesizer consumes only 4.35 mA @ 1.8 V.     

基于中国国家标准的无线局域网芯片组

1引言 进入二十世纪九十年代以来,随着个人网络通信技术的发展,功能强大的多媒体终端和便携式数据终端迅速得到了普及。为了实现在任何时间和任何地点自由地进行网络通信的目标,网络通信技术开始从传统的有线计算机网络向无线和移动通信网络方向发展。无线局域网（WLAN）是九十年代末期发展起来的一种无线通信技术,它除了可以提供传统的有线计算机局域网技术的服务功能外,还具有安装便捷、组网灵活、组网成本低和可移动性的优势,因此,在很短的时间内得到了飞速的发展和广泛的应用。     

量子点分布误差对镜像电荷自动元胞机的影响

研究了量子点分布的误差对镜像电荷量子元胞自动机(QCA)的影响.镜像电荷QCA每个元胞中的四个量子点是被严格限制在正方形元胞的四个角上的,考虑到现有的量子点生长技术,量子点偏离理想位置的情况是不可避免的.模拟了在正态分布误差存在时镜像电荷QCA的工作情况,并估算了在较小的介电常数下镜像电荷QCA可能达到的最高工作温度.仿真结果表明正态分布标准差sigma小于0.1时,镜像电荷QCA可以正常工作,同时缩小QCA的元胞尺寸可以使镜像电荷QCA的最高工作温度达到室温以上.     

小面积低功耗RFID射频前端电路设计

提出了一个适用于EPC Gen2协议的小面积低功耗RFID射频前端电路的设计方案.射频前端电路包括整流器、ASK解调器、ASK和BPSK调制器和传感器模块,射频的工作频率为860～960 MHz.基于具有不挥发存储器和肖特基二极管选项的0.35μm CMOS工艺,设计了RFID射频前端电路.采用开关电容电路技术实现了小面积低功耗RFID射频前端电路.     

一种新颖的低噪声放大器的噪声优化方法

This paper proposes a novel noise optimization technique.The technique gives analytical formulae for the noise performance of inductively degenerated CMOS low noise amplifier（LNA）circuits with an ideal gate inductor for a fixed bias voltage and nonideal gate inductor for a fixed power dissipation,respectively,by mathematical analysis and reasonable approximation methods.LNA circuits with required noise figure can be designed effectively and rapidly just by using hand calculations of the proposed formulae.We design a 1.8 GHz LNA in a TSMC 0.25 μm CMOS process.The measured results show a noise figure of 1.6 dB with a forward gain of 14.4 dB at a power consumption of 5 mW,demonstrating that the designed LNA circuits can achieve low noise figure levels at low power dissipation.     

一种全nMoS SOI晶体管4管静态存储器单元

提出了一种新颖的无负载4管全部由nMOS管组成的随机静态存储器(SRAM)单元.该SRAM单元基于32nm绝缘体上硅(SOI)工艺结点,它包含有两个存取管和两个下拉管.存取管的沟道长度小于下拉管的沟道长度.由于小尺寸MOS管的短沟道效应,在关闭状态时存取管具有远大于下拉管的漏电流,从而使SRAM单元在保持状态下可以维持逻辑"1".存储节点的电压还被反馈到存取管的背栅上,使SRAM单元具有稳定的"读"操作.背栅反馈同时增强了SRAM单元的静态噪声容限(SNM).该单元比传统的6管SRAM单元和4管SRAM单元具有更小的面积.对SRAM单元的读写速度和功耗做了仿真和讨论.该SRAM单元可以工作在0.5V电源电压下.