X波段四路合成氮化镓功率放大器

本文利用自主研制的SiC 衬底的,栅宽为2.5mm的AlGaN/GaN HEMT器件,设计完成了X波段氮化镓合成固态放大器模块。模块由AlGaN/GaN HEMT器件,Wilkinson功率合成/分配器,偏置电路和微带匹配电路构成。为了使放大器稳定,在每一路放大器的输入端和输出端加入了RC 稳定网络,在栅极和直流输入之间加上稳定电阻,并且利用3/4 λ 枝接的威尔金森功率合成/分配器,从而有效消除其自激和低频串扰问题。在连续波条件下(直流偏置电压为Vds=27V,Vgs=-4.0V),放大器在8GHz频率下线性增益为5dB,最大效率为17.9%,输出功率最大可为42.93dBm,此时放大器增益压缩为3dB。四路合成放大器的合成效率是67.5%。通过分析,发现了放大器合成效率的下降是由每路放大器特性的不一致、功率合成网络的损耗以及电路制造误差所造成。     

氮化镓器件非线性特性表征

对100um和1mm碳化硅衬底的氮化镓器件进行直流特性,小信号特性和大信号特性的表征。100um和1mm器件小信号特性测试结果发现,随栅长增大,由于电容寄生效应的减小,电流截止频率fT增大。从数据看出,器件可用在C波段和X波段。大信号测试包括C波段和X波段负载牵引测试和功率扫描测试。器件偏置在AB类工作点,并且选定源端阻抗,做负载牵引测试。在负载牵引园图上,最大功率阻抗点和最佳效率阻抗点可以确定。根据5.5GHz的不同栅长的器件的功率扫描结果分析器件尺寸变换效应与和大尺寸器件的自热效应密切相关。8GHz 不同漏极偏置的器件的功率扫描结果说明碳化硅衬底的氮化镓器件有好的热导率,高击穿电压和10.16W/mm 功率密度。从分析可证明碳化硅衬底的氮化镓器件是放大器设计的理想材料。     

用于雷达的LDMOS微波功率放大器设计

硅LDMOS晶体管以其大输出功率和高效率等优点作为微波功率放大器广泛应用于雷达发射机中.在大信号S参数无法获得而厂家提供的1710 MHz～2110 MHz范围内的源阻抗和负载阻抗参数又不能用时,利用一公司的ADS软件,采用负载牵引法得到了输入和输出阻抗.在对晶体管绝对稳定性分析的基础上,运用共轭匹配,成功设计出P-1大于30W、功率增益在1580MHz～1650 MHz频率范围内、增益保持在30dB以上和PAE大于30%的2级LDMOS微波功率放大器.同时,得到了最终的版图并且运用MOMENTUM对它进行了2.5D仿真,得到了理想的结果.     

衬底掺杂浓度对深亚微米槽栅PMOSFET特性影响

基于流体动力学能量输运模型，利用二维器件仿真软件MEDICI，对衬底掺杂浓度不同的深亚微米槽栅PMOSFET特性进行了研究，并与相应平面器件的特性进行了对比。研究发现，随着衬底掺杂浓度的提高， 与平面器件相同，槽栅器件的阈值电压提高，漏极驱动能力降低，抗热载流子能力急剧退化；但与平面器件相比，槽栅器件的阈值电压受衬底杂质浓度影响较小；漏极驱动能力及抗热载流子性能随衬底杂质浓度提高的退化则较平面器件小得多。     

AlN阻挡层对AlGaN/GaNHEMT器件的影响

利用低压MOCVD技术在蓝宝石衬底上生长了AlGaN/GaN异质结和AlGaN/AlN/GaN异质结二维电子气材料,采用相同器件工艺制造出了AlGaN/GaN HEMT器件和AlGaN/AlN/GaN HEMT器件.通过对两种不同器件的比较和讨论,研究了AlN阻挡层的增加对AlGaN/GaN HEMT器件性能的影响.     

IC制造中真实缺陷轮廓的分形特征

为了进行有效的集成电路（ＩＣ）成品率预报及故障分析，与光刻有关的硅片表面缺陷通常被假定为圆形的或方形的．然而，真实的缺陷的形貌是多种多样的．本文讨论了缺陷轮廓所具有的分形特征．该结果为硅片表面缺陷的精细表征及其计算机模拟作了有益的探索     

基于蓝宝石衬底的高性能AlGaN/GaN二维电子气材料与HEMT器件

利用低压MOCVD技术在蓝宝石衬底上生长了高性能的AlGaN/GaN二维电子气(2DEG)材料,室温和77K温度下的电子迁移率分别为946和2578cm2/(V*s),室温和77K温度下2DEG面密度分别为1.3×1013和1.27×1013cm-2.并利用AlGaN/GaN二维电子气材料制造出了高性能的HEMT器件,栅长为1μm,源漏间距为4μm,最大电流密度为485mA/mm(VG=1V),最大非本征跨导为170mS/mm(VG=0V),截止频率和最高振荡频率分别为6.7和24GHz.     

等离子体工艺引起的MOSFET栅氧化层损伤

在深亚微米 MOS集成电路制造中 ,等离子体工艺已经成为主流工艺。而等离子体工艺引起的栅氧化层损伤也已经成为限制 MOS器件成品率和长期可靠性的一个重要因素。文中主要讨论了等离子体工艺引起的充电损伤、边缘损伤和表面不平坦引起的电子遮蔽效应的主要机理 ,并在此基础上讨论了减小等离子体损伤的有效方法。     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的.     

CMOS工艺中GG-NMOS结构ESD保护电路设计

采用GG-NMOS结构的ESD保护电路的工作原理和对其进行的ESD实验,提出了一种保护电路的栅耦合技术方案,并达到了预期效果.通过实验可以看出其性能达到了人体放电模式的2级标准.在模拟的基础上可确定损伤的机理和位置,从而给出了由ESD导致的栅氧化层损伤的微观机制.