主流ASIC设计流程

本文介绍目前流行的深亚微米主流ASIC设计流程．设计方法及相关流行的EDA工具轶件，着重讨论超大规模深亚微米ASIC设计过程中相关的仿真接术(Simulation)。逻辑综合（Logic Synthesis)，静态对序(Static Timing)分析和自动测试(Auto Test)技术。     

基于蓝宝石衬底的高性能AlGaN/GaN二维电子气材料与HEMT器件

利用低压MOCVD技术在蓝宝石衬底上生长了高性能的AlGaN/GaN二维电子气(2DEG)材料,室温和77K温度下的电子迁移率分别为946和2578cm2/(V*s),室温和77K温度下2DEG面密度分别为1.3×1013和1.27×1013cm-2.并利用AlGaN/GaN二维电子气材料制造出了高性能的HEMT器件,栅长为1μm,源漏间距为4μm,最大电流密度为485mA/mm(VG=1V),最大非本征跨导为170mS/mm(VG=0V),截止频率和最高振荡频率分别为6.7和24GHz.     

深亚微米槽栅PMOSFET 特性研究

基于流体动力学能量输运理论，对槽栅PMOSFET器件的端口特性进行了仿真研究，包括栅极特性、漏极驱动能力和抗热载流子性能等。仿真结果表明，与平面器件相比，槽栅结构很好地抑制了短沟道效应和漏感应势垒降低效应，并具有较好的抗热载流子性能，但其漏极驱动能力低于平面器件，并从内部物理机制上解释了上述区别。     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的.     

划分IC缺陷团的聚类算法

大量实验表明了在集成电路（IC）制造过程中形成中的缺陷团之间具有很强的相关性，然而现用于划分缺陷团的方法均忽略了缺陷之间的相关性。因此，得到了缺陷分布规律不能有效地反映缺陷在圆片上的分布，为了提高IC成品率和可靠性仿真和设计的精度，提高缺陷分布模型的准确性，该文提出了划分缺陷团的聚类算法，该方法依据缺陷形成的动力学基础，充分考虑了缺陷团之间的相关性，实验证明该算法用于划分IC的缺陷团是十分有效的。     

XD－YES：IC功能成品率模拟器的实现

首先建立缺陷空间分布和粒径分布的模型，并讨论了缺陷通过版图产生电路错误的过程，给出了ＩＣ功能成品率模拟器ＸＤ－ＹＥＳ的实现。用ＸＤ－ＹＥＳ对微电子测试图和实际ＩＣ的功能成品率模拟和分析表明，其结果与实际符合很好，从而表明ＸＤ－ＹＥＳ的可行性和实用性。     

通过直接栅电流测量研究PMOSFET's热载流子损伤

通过直接栅电流测量方法研究了热载流子退化和高栅压退火过程中PMOSFET's热载流子损伤的生长规律.由此,给出了热载流子引起PMOSFET's器件参数退化的准确物理解释.并证明了直接栅电流测量是一种很好的研究器件损伤生长和器件参数退化的实验方法.     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的.     

基于漏区边界曲率分析的射频RESURF LDMOS耐压与导通电阻优化

分析了漏区边界曲率半径与射频RESURF LDMOS击穿电压的关系,指出漏区边界的弯曲对RESURF技术的效果具有强化作用.理论分析与模拟结果表明,满足RESURF条件时,提高漂移区掺杂浓度或掺杂深度的同时相应减小漏区边界的曲率半径,可以在维持击穿电压不变的前提下,明显降低导通电阻.     

npn AlGaN/GaN HBT模型与特性分析

基于实验数据对GaN材料的少子寿命和碰撞电离率进行了建模,应用漂移-扩散传输模型开展了npnAlGaN/GaN异质结双极晶体管的特性研究,给出了器件导通电压、偏移电压和饱和电压的解析式.结果表明:实际器件导通电压、偏移电压及饱和电压较大的原因主要是高基区电阻和基区接触的非欧姆特性,为器件的工艺制造提供了理论指导.