基于离散模型的IC可靠性与成品率关系

集成电路的可靠性和成品率是制约半导体制造发展的两个主要因素.如何表征可靠性和成品率之间的关系是一个非常重要的问题.本文利用一种离散的成品率模型导出了二者的关系式,该关系式不仅考虑了线宽、线间距等版图的几何信息同时还考虑了与工艺有关的缺陷粒径分布等参数.通过模拟实验给出了该模型的有效性验证.     

动态应力下MOS器件热载流子效应研究

研究了 MOS器件中的热载流子效应 ,在分析了静态应力下 MOSFET寿命模型的基础上 ,提出了动态应力条件下 MOSFET的寿命模型。此外 ,还研究了沟道热载流子的产生和注入与器件偏置条件的关系 ,讨论了热载流子效应对电路性能的影响。通过对这些失效因素的研究和通过一定的再设计手段 ,可以减少热载流子效应导致的器件退化     

薄栅SiO2击穿特性的实验分析和机理研究

该文利用衬底热空穴（SHH）注入技术分别控制注入到薄栅氧化层中的热电子和热空穴的数量,定量研究了热电子和热空穴注入对薄栅氧化层击穿的影响,提出了薄栅氧化层的经时击穿是由热电子和热空穴共同作用导致的新观点,并对薄栅氧化层的经时击穿建立了一个新的物理模型。     

针孔缺陷对集成电路功能成品率影响分析与仿真

对集成电路针孔缺陷引起功能成品率下降的模型进行了研究 ,给出了分析和仿真针孔功能成品率的两种计算方法—— Monte- Carlo方法和关键面积提取方法 ,这对集成电路成品率设计和分析是非常重要的     

施主型界面态引起槽栅PMOSFET性能退化的特征

基于流体动力学能量输运模型 ,对沟道杂质浓度不同的深亚微米槽栅和平面 PMOSFET中施主型界面态引起的器件特性的退化进行了研究 .研究结果表明同样浓度的界面态密度在槽栅器件中引起的器件特性的漂移远大于平面器件 ,且电子施主界面态密度对器件特性的影响远大于空穴界面态 .特别是沟道杂质浓度不同 ,界面态引起的器件特性的退化不同 .沟道掺杂浓度提高 ,同样的界面态密度造成的漏极特性漂移增大 .     

深亚微米MOS器件的热载流子效应

对深亚微米器件中热载流子效应(HCE)进行了研究.还研究了沟道热载流子的产生和注入以及与器件工作在高栅压、中栅压和低栅压三种典型的偏置条件的关系.在分析热载流子失效机理的基础上,讨论了热载流子效应对电路性能的影响.提出影响晶体管热载流子效应的因素有:晶体管的几何尺寸、开关频率、负载电容、输入速率及晶体管在电路中的位置.通过对这些失效因素的研究并通过一定的再设计手段,可以减少热载流子效应导致的器件退化.     

SOI NMOSFET沟道热载流子的应力损伤

研究了沟道热载流子应力所引起的SOI NMOSFET的损伤．发现在中栅压应力（Vg≈Vd／2）和高栅压应力（Vg≈Vd）条件下,器件损伤表现出单一的幂律规律;而在低栅压应力（Vgs≈Vth）下,多特性的退化规律便会表现出来．同时,应力漏电压的升高、应力时间的延续都会导致退化特性的改变．这使预测SOI器件的寿命变得非常困难．     

衬底热空穴注入下的薄栅氧化层击穿特性

利用衬底热空穴(SHH)注入技术,分别定量研究了热电子和空穴注入对薄栅氧化层击穿的影响,讨论了不同应力条件下的阈值电压变化.阈值电压的漂移表明是正电荷陷入氧化层中,而热电子的存在是氧化层击穿的必要条件.把阳极空穴注入模型和电子陷阱产生模型统一起来,提出了薄栅氧化层的击穿是与电子导致的空穴陷阱相关的.研究结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡.认为栅氧化层的击穿是一个两步过程.第一步是注入的热电子打断Si一O键,产生悬挂键充当空穴陷阱中心,第二步是空穴被陷阱俘获,在氧化层中产生导电通路,薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的.     

衬底热空穴耦合的薄栅TDDB效应

通过衬底热空穴(SHH,Substrate Hot Hoel)注入技术,对SHH增强的薄SiO2层击穿特性进行了研究.与通常的F-N应力实验相比,SHH导致的薄栅氧化层击穿显示了不同的击穿特性.其击穿电荷要比F-N隧穿的击穿电荷大得多,栅氧化层的击穿电荷量与注入的空穴流密度和注人时空穴具有的能量以及栅电压有关.这些新的实验结果表明F-N应力导致的薄栅氧化层的击穿不仅由注入的空穴数量决定.提出了一个全新的衬底热空穴耦合的TDDB(Time Dependent Dielectric Breakdown)模型.     

一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力(即pMOSFET最坏退化情况)下pMOSFET栅电流的退化特性.实验发现,在最大栅电流应力下,pMOSFET栅电流随应力时间会发生很大下降,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律.给出了所有这些现象的详细物理解释,并在此基础上提出了一种新的用于pMOSFET寿命评估的栅电流退化模型.