首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   17篇
  完全免费   9篇
  无线电   26篇
  2016年   2篇
  2015年   3篇
  2014年   5篇
  2013年   3篇
  2012年   6篇
  2011年   4篇
  2008年   2篇
  2007年   1篇
排序方式: 共有26条查询结果,搜索用时 109 毫秒
1.
基于GPU的图形电磁计算加速算法   总被引:2,自引:0,他引:2       下载免费PDF全文
杨正龙  金林  李蔚清 《电子学报》2007,35(6):1056-1060
本文利用现代图形加速卡中GPU(Graphics Process Unit)的可编程管线,实现了图形电磁计算(GRECO)方法.与原有的方法相比,在利用物理光学和物理绕射理论的基础上,计算速度提高了20倍左右.并且利用GPU实现了射线追踪算法,用于目标上多次散射的计算,使得GRECO方法可以快速计算具有凹腔结构目标的电磁散射.本方法对于目标识别和逆合成孔径成像等方面的研究具有重要的应用价值.  相似文献
2.
图形处理器协同运算的视频处理架构   总被引:1,自引:0,他引:1  
多媒体视频处理的任务繁重,计算量大,很多算法无法在仅使用一颗CPU的条件下达到实时处理的速度。设计一套图形处理器协同运算的视频处理架构,它采用图形处理器与中央处理器配合,共同完成视频计算的任务。这种架构可以大大加速处理速度,并减轻中央处理器的负担。  相似文献
3.
基于GPU的后向投影SAR成像算法   总被引:1,自引:0,他引:1  
后向投影(BP)是一种精确的时域合成孔径雷达(SAR)成像算法,但是其巨大的运算量很难满足实时成像的要求,图形处理器(GPU)具有强大的浮点运算和高度的并行处理能力,为BP算法的实时成像提供了一个很好的平台。提出基于GPU的并行化BP算法,利用了四种优化方法对并行化BP算法进行加速,并且针对共享存储器的bank冲突问题提出了相应的解决方法,减少了共享存储器访问时间。最后给出仿真数据的成像结果,结果表明,与传统的基于CPU单线程的BP算法相比,成像速度可达到70倍以上的提升。  相似文献
4.
基于GPU的数字全息实时再现系统设计及实验研究   总被引:1,自引:1,他引:0  
设计了基于图形处理单元(GPU,graphic processing unit)的数字全息实时再现(DHRTR,digital holography real-time reconstruction)系统,并以旋转骰子为研究对象,实验验证了DHRTR系统的有效性。相对CPU,GPU本身含有许多流处理器,通过并行运算可大大缩短数字全息图再现运算时间。利用统一计算设备架构(CUDA)的运算平台,编写了基于GPU处理器的实时再现软件,在对动态全息图进行连续采集的同时,即时对全息图进行再现,并实时显示再现结果。实验结果表明,本文系统可以实现平均帧速为20 frame/s、大小为512 pixels×512 pixels的数字全息图的实时再现。  相似文献
5.
采用GPU加速的三维实体模型绘制   总被引:1,自引:1,他引:0       下载免费PDF全文
袁友伟 《电子学报》2008,36(Z1):144-146
 利用GPU的强大浮点数计算能力和并行处理能力,提出一种完全基于GPU的具有真实感三维实体模型快速绘制方法.本文利用现代图形加速卡中GPU的可编程管线,实现了快速的网格生成及简化.在保证不改变网格的拓扑结构的前提下,调整网格,使能量方程的数值尽量降低,从而大大降低线性曲面中三角形的数量.实验结果表明,该方法能够实现实时的三维实体模型快速绘制,具有重要的应用价值.  相似文献
6.
该文提出一种基于图形处理器(GPU)的距离多普勒成像算法(RDA),为合成孔径声呐(SAS)的实时成像提供了新的途径。通过GPU平台上的并行方法进行距离向脉冲压缩、固定相位补偿和方位向脉冲压缩,显著提升了距离多普勒成像算法效率。仿真和实验结果表明:在满足成像分辨率的前提下,该文设计的基于GPU的并行RDA和CPU串行算法相比,加速比可达到22,满足实时SAS成像需求。  相似文献
7.
This paper proposes a new Graphics Processing Unit (GPU)-accelerated storage format to speed up Sparse Matrix Vector Products (SMVPs) for Finite Element Method (FEM) analysis of electromagnetic problems. A new format called Modified Compile Time Optimization (MCTO) format is used to reduce much execution time and design for hastening the iterative solution of FEM equations especially when rows have uneven lengths. The MCTO-applied FEM is about 10 times faster than conventional FEM on a CPU, and faster than other row-major ordering formats on a GPU. Numerical results show that the proposed GPU-accelerated storage format turns out to be an excellent accelerator.  相似文献
8.
A novel architecture of high precision, floating-point special Arithmetic function unit (SFU) for elementary transcendental functions is presented in this paper to provide area efficiency as well as high performance for programmable vertex shader. From the architecture point of view, the evaluation of quadratic approximation for special functions is performed by sharing the SIMD vector unit in shader architecture to minimize processing latency and to reduce area cost in SFU. An optimized minimax approach is proposed as well to obtain the finite-length and normalized quadratic coefficients for high precision. The experiment result shows that the proposed SFU can significantly reduce area cost and by adopting the proposed SFU, a vertex shader with Transport triggered architecture (TTA) can achieve 15.0% improvement on average in performance/area ratio for various shading benchmarks.  相似文献
9.
该文主要根据中国标准化研究院报批的《微型计算机能效限定值及能效等级》(编号:国标征求意见稿2011)和中国质量认证中心颁布并实施的《计算机节能认证规范》(编号:CQC3114-2009)及相关测试技术的要求,结合自身在计算机节能及能效检测中的一些经验,对两个标准差异及国标报批稿将来实施中应注意的问题作初步探讨。  相似文献
10.
宋继军  蒋春花 《电子质量》2012,(3):67-69,73
该文主要根据中国标准化研究院报批的《微型计算机能效限定值及能效等级》(编号:国标征求意见稿2011)和中国质量认证中心颁布并实施的《计算机节能认证规范》(编号:CQC3114-2009)及相关测试技术的要求,结合自身在计算机节能及能效检测中的一些经验,对两个标准差异及国标报批稿将来实施中应注意的问题作初步探讨。  相似文献
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号