1.8 V千兆以太网接收器模拟前端预均衡电路

介绍了一种用于1.8 V电源电压下的千兆以太网接收器的模拟前端预均衡电路。电路分为三个部分:预处理电路、基带漂移补偿电路和可变增益放大电路,主要实现回波消除、基带漂移补偿和电路增益自动控制等功能。为了与百兆模式兼容,提出了一种预处理电路。仿真结果表明,该电路可以很好地实现回波消除的功能,能够对由于基带漂移引起的信号失真给以补偿,可以提供16级不同的增益,并进行频率补偿。电路采用0.18μm标准CMOS工艺实现。     

WWW安全机制研究

ＷＷＷ技术是目前Ｉｎｔｅｒｎｅｔ上使用最广泛和最有商用前任的应用，但是Ｉｎｔｅｒｎｅｔ和ＷＷＷ技术存在的很多安全问题使之不能很好地逃跑内部网络关键应用的需求。本文将探讨ＷＷＷ的安全需求和协议，讨论解决了ＷＷＷ安全问题的各种方案及其实现，最后给出一个基于Ｋｅｒｂｅｒｏｓ的代理方式的ＷＷＷ安全解决方案。     

HfOxNy的场发射特性

用直流溅射和高温退火相结合的方法制备了HfOxNy薄膜并测试了其场发射性能,发现其具有较低的开启电场、较大的发射电流密度以及很好的发射稳定性.高压"锻炼"对提高HfOxNy场发射性能起着关键作用,这与高压"锻炼"下薄膜内部结构和表面性质的改变有关.对场发射机理的研究表明,HfOxNy的场发射符合经典的FN隧穿理论.     

一个面积和功耗优化且适用于10/100 Base-T以太网的CMOS时钟恢复电路

提出了一个新的用于10 / 10 0 Base- T以太网中面积和功耗优化的时钟恢复电路.它采用双环路的结构,加快了锁相环路的捕获和跟踪速度;采用复用的方式,通过选择信号控制电路可分别在10 Mbps或10 0 Mbps模式下独立工作且能方便地实现模式间的互换,与采用两个独立的CDR电路相比节省了一半的面积;同时,电路中采用一般的延迟单元来取代DL L,并能保证环路性能不随工艺温度等条件引起的延迟单元、延迟时间的变化而变化,从而节省了功耗.Hspice模拟结果显示,在Vdd=2 .5 V时,10 0 Mbps模式下电路的功耗约为75 m W,稳态相差为0 .3 ns;10 Mbps模式时电路功耗为5 8m W     

高效表达干扰素α1b(IFN-α1b)工程菌的高密度发酵及干扰素纯化

目的 在构建高效表达IFN-α1b重组大肠杆菌工程菌的基础上,建立适合该工程菌的发酵和纯化工艺。方法 采用高密度培养方法(HCDC)和柱层析纯化技术。结果 发酵密度A_(600)可达70,表达量为菌体总蛋白的30％左右。经破菌、离心、离子交换和分子筛凝胶过滤得到IFN-α1b纯品,FPLC测定纯度为100％,活性为4.99×10~7 U/ml,比活为2.5×10~7 U/mg,均符合2000版《中国生物制品规程》要求。结论 已建立了适用于规模化生产的发酵纯化工艺。     

宽带系统中载波频偏与采样频偏的联合估计

提出一种针对多波带正交频分复用系统中载波频偏与采样频偏的联合估计算法。为了在频偏较小时获得对噪声干扰足够的鲁棒性,用预偏转技术把频偏预旋转到一个较大的值作估计。该算法在频域处理3个连续相同的前导符,它对频率相关性I/Q失配和频率无关性I/Q失配都具有很好的鲁棒性。基于多波带正交频分复用超宽带无线传输系统的仿真结果,验证了提出的载波频偏和采样频偏联合估计算法的有效性。     

对网络内部终端安全管理的思考

随着信息化水平的不断提高,网络安全问题日益突出。如何建设维护一个稳定、安全的内部网络,已成为税务信息安全的重要问题。本文从网络终端入手,分析了网络安全管理中的现状及存在的问题,进而提出了解决问题的建议和对策。     

MB-OFDM UWB通信系统维特比解码器的实现

提出一种应用于多波段正交频分复用(MB-OFDM)超宽带通信系统的维特比解码器的设计方案,分析MB-OFDM所采用的卷积/凿孔码及相应的维特比解码算法的性能。为了达到系统要求的最高数据传输率、保持硬件开销的经济性,结合滑动窗口和折叠2种方法设计解码器的硬件结构。在低速工作模式下,部分处理单元被禁用,以节省功耗。该设计经Xilinx Virtex-4 FPGA验证,最高译码速率可达432 Mb/s。     

一种低密度奇偶校验码矩阵的设计方法

提出一种以硬件实现的各种条件为约束设计准循环的低密度奇偶校验码的校验矩阵方法,以简化硬件结构,采用行列交换及寻找最大平均环提升译码性能的方法。设计码长为1200的校验矩阵,对该矩阵的译码电路进行RTL实现,采用SMIC0.13μm标准CMOS工艺综合实现660Mb/s吞吐率,面积为3.1mm2,以该方法设计的矩阵可用于实现低复杂度的LDPC译码电路。     

UWB系统中（解）交织器低复杂度的实现

提出一种低复杂度的（解）交织器现场可编程门阵列实现方法,采用Xilinx FPGA自带的双端口存储器,能有效降低FPGA资源的消耗,且输入位宽和输出位宽无需相同,适用于多带正交频分复用超宽带系统。实验结果表明,系统所占用的slices数目对于交织器和解交织器来说分别降低了46％和78％。