一种适合∑-△A／D转换器的FIR数字滤波器

讨论了一种用于∑-△A／D转换器的固定系数半带（half-band）FIR数字滤波器，分析了其线性相位特性和低通滤波特性，给出了频率仿真结果，以及在Cadence设计系统中的电路和版图实现。     

开关电流技术：一种新的模拟抽样数据处理方法

开关电流（ＳＩ）技术是一种新的模拟抽样数据处理技术，介绍了开关电流电路的基本单元结构，讨论了目前开关电流技术中存在的问题及其解决方法。对开关电流技术与开关电容技术的一些基本特征进行了比较，ＳＩ技术不仅结构简单，而且与标准ＣＭＯＳ工艺兼容，可望替代开关电容电路。     

一种高线性度超宽带采样/保持电路

设计了一种桥式并-串联级联结构的高线性度、超宽带采样/保持电路。该采样/保持电路包括输入缓冲器、辅助开关和SEF开关三个单元。采用桥式并-串联级联结构改进的辅助开关模块单元,大幅提高了电路的线性度和带宽。该采样保持电路基于0.13 μm SiGe双极型工艺进行设计,-4.75 V和2 V双电源电压供电。仿真结果表明,在100 fF采样电容、6.25 GHz采样频率、10.28 GHz输入频率的条件下,SFDR为69.60 dB,THD为-65.25 dB,-3 dB带宽达 35.43 GHz。     

一种16位600 MS/s电流舵D/A转换器的设计

基于0.18 μm CMOS工艺,设计了一种16位600 MS/s电流舵D/A转换器。该D/A转换器为1.8 V/3.3 V双电源供电,采用并行输入、差分电流输出的四分段(5+4+3+4)电流舵结构。采用灵敏放大器型锁存器可以精确锁存数据,避免出现误码;由恒定负载产生电路和互补交叉点调整电路组成的同步与开关驱动电路,降低了负载效应引起的谐波失真,同时减小了输出毛刺;低失真电流开关消除了差分开关对共源节点处寄生电容对D/A转换器动态性能的影响。Spectre仿真验证结果表明,当采样频率为625 MHz,输入信号频率为240 MHz时,该D/A转换器的SFDR为78.5 dBc。     

页面-半字节型100~nS256kDRAM

本文将介绍一种256k字×1位,存取时间为100nS的动态RAM,这种RAM是通过分辩其内部CAS预充电时间差以页面型和半字节型工作。另外,将提出误差容限电压扰动工作,介绍为得到更高的生产成品率而使用的激光编程冗余技术。     

一种改进的高速高精度ADC数字校准算法

提出一种能快速收敛并具有鲁棒性的流水线模数转换器(ADC)数字校准方法。设计的ADC采用12级1.5位/级MDAC和一个6位高精度SAR ADC的结构。采用Altera FPGA,对该算法进行了验证。结果表明,用该方法校准的A/D转换器,在90.55MHz输入频率下,SNDR可达到84dB,DNL为-0.59/0.28LSB,INL为-0.59/0.34LSB。     

带高速电流舵DAC的直接数字频率合成器

本文给出了一种高速SiGe BiCMOS直接数字频率合成器设计。该数字频率合成器单片集成了高速DDS数字核,10位差分电流舵 DAC,串/并接口和时钟控制逻辑。芯片采用0.35μm SiGe BiCMOS标准工艺流片,工作在1GHz系统频率。测试结果显示,该DDS能够生成高达400+ MHz的捷变模拟sine波形。     

一种新的抗总剂量辐射加固P沟道VDMOS终端结构

Using positive surface charge instead of traditional γ-ray total dose irradiation, the electric field distribution of a P-channel VDMOS terminal has been analyzed. A novel terminal structure for improving the total dose irradiation hardened of P-channel VDMOS has been proposed, and the structure is simulated and demonstrated with a -150 V P-channel VDMOS. The results show that the peak current density is reduced from 5.51 × 10^3 A/cm^2 to 2.01 × 10^3 A/cm^2, and the changed value of the breakdown voltage is 2.5 V at 500 krad（Si）. Especially, using 60Co and X-ray to validate the results, which strictly match with the simulated values, there is not any added mask or process to fabricate the novel structure, of which the process is compatible with common P-channel VDMOS processes. The novel terminal structure can be widely used in total irradiation hardened P-channel VDMOS design and fabrication, which holds a great potential application in the space irradiation environment.     

二十四所集成电路设计/测试技术发展历程与展望

回顾了中国电子科技集团公司第二十四研究所各类模拟/混合信号集成电路设计/测试技术的发展历程,简述了二十四所照相制版和计算机辅助设计等从无到有的历程;最后,对二十四所集成电路设计、测试技术未来的发展进行了展望.     

基于差分编码技术的12.5 Gbit/s高速SerDes发射机

研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机。该电路由并串转换模块、去加重控制模块和驱动模块组成。驱动模块采用电流模逻辑异或门结构,动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配。首次提出在并串转换模块中加入差分编码电路的解决方案,以保证原码输出,从而使数据在发射机内完成差分编解码的过程。后仿真结果表明,发射机数据传输速度达到12.5 Gbit/s。此时发射机整体功耗为39 mW,输出总抖动为0.05 UI,远小于JESD204B标准所要求的0.3 UI。