图像屏幕尺寸缩放的C程序优化技巧

引言 嵌入式系统的核心部件是嵌入式处理器。在众多的处理器中,ARM是专为嵌入式应用而设计的处理器,由于其低功耗、高性价比和易扩展性等特点,在嵌入式系统中得到了最为广泛的应用。在许多成功的32位嵌入式系统中,ARM处理器都是其核心组成部分。     

流水线配置技术在可重构处理器中的应用

提出一种应用于可重构处理器中的流水线配置技术,能够有效减低配置时间,提高应用程序的执行速度。可重构处理器包括通用处理器和一个粗颗粒度的可重构阵列。可重构阵列将处理应用中占据大量执行时间的循环,这些循环将被分解为不同的行在阵列上以流水线的方式执行。该技术在FPGA验证系统上得到了验证。验证的应用包括H.264基准中的整数离散余弦变换和运动估计。相比传统的可重构处理器PipeRench, MorphoSys以及TI的DSP TMS320DM642有大约3.5倍的性能提升。     

SQLite 的SQL 语句高速缓存技术

随着嵌入式应用领域的发展,系统功能的日趋复杂,嵌入式设备中使用嵌入式数据库越来越成为一种趋势。SQLite因其性能和功能上的优势被广泛的使用于嵌入式应用中。但是嵌入式设备CPU处理能力相对较低,存储器容量有限,制约了SQLite的性能。针对上述问题,根据高速缓存原理,简化SQL语句执行过程中的词法分析、语法分析过程,以减少运行过程中的时间消耗。实验表明,本方法可有效提高SQL语句执行效率,在保持可用性与可靠性的前提下,提升SQLite的整体性能。     

嵌入式RISC处理器体系结构并行技术的研究

本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究，着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用，对提高系统运行效率和降低运行功耗，作了较为全面的分析，同时研究了这些并行机制的实现技术。研究表明，嵌入式处理器结构中并行技术的应用，是应对目前嵌入式应用高性能、低功耗挑战的有效方法。     

嵌入式应用环境下的Cache性能分析

为了提高性能，通用处理器中所广泛采用的cache技术被引入到了嵌入式处理器中。该文采用基于仿真的方法分析了嵌入式应用环境下几个主要的cache结构参数对cache性能的影响。在分析过程中，还考虑了不同主存实现方式带来的影响。     

VLIW处理器循环指令缓冲器设计与实现

数字信号处理软件中循环程序在执行时间上占有很大比例,用指令缓冲器暂存循环代码可以减少程序存储器的访问次数,提高处理器性能。在VLIW处理器指令流水线中增加一个支持循环指令的缓冲器,该缓冲器能够缓存循环程序指令,并以软件流水的形式向功能部件派发循环程序指令。这样循环程序代码只需访存一次而执行多次,大大减少了访存次数。在循环指令运行期间,缓冲器发出信号使程序存储器进入睡眠状态可以降低处理器功耗。典型的应用程序测试表明,使用了循环缓冲后,取指流水线空闲率可达90%以上,处理器整体性能提高10%左右,而循环缓冲的硬件面积开销大约占取指流水线的9%。     

浅析嵌入式程序设计中的优化问题

嵌入式系统由于受功耗、成本和体积等因素的制约,嵌入式微处理器的处理能力与桌面系统处理器相比也存在较大差距,故嵌入式系统对程序运行的空间和时间要求更为苛刻。通常,需要对嵌入式应用程序进行性能优化,以满足嵌入式应用的性能需求。1嵌入式程序优化的类型嵌入式应用程序优     

支持 AltiVec技术的多媒体协处理单元的研究 *

通过对嵌入式处理器进行多媒体处理能力的扩展可增强其对多媒体数据的处理能力。以 32 bit龙腾嵌入式处理器为基础 ,研究 AltiVec技术以及超标量技术 ,设计了该处理器中支持 AltiVec技术的多媒体协处理单元。该单元采用五级流水线 ,将指令动态调度技术分配到不同的流水线中 ,在提高处理性能的同时保证了设计频率。通过多媒体基准程序测试 ,该单元的指令 IPC为 1. 2, SMIC0. 18μm工艺库下 ,频率为 350 MHz,该协处理单元提高了龙腾处理器的性能。     

基于多级队列缓存淘汰算法的处理器全数字仿真优化

通过虚拟目标机实现星载软件的测试是节约卫星开发成本,提高卫星软件测试效率的重要手段。作为星载计算机的核心部件,虚拟处理器的指令集执行速度直接决定虚拟目标机的仿真效率。采用多级队列缓存淘汰策略对QEMU(Quick Emulator)原有的动态指令翻译实现进行优化,提高仿真处理器的执行效率,因此若采用仿真处理系统加载星载嵌入式软件进行测试,可以根据测试需要,在仿真处理器可实现范围内加速运行被测软件,从而实现缩短软件测试周期的目的。选取某星载中心计算机嵌入式应用软件为测试对象,实验表明,采用优化算法后的仿真处理器的运行速度可以达到平均260MIPS,是QEMU-2.6.1版未优化前实现的仿真处理器处理速度的9.3倍,即,采用仿真处理器能够使被测软件运行在9倍于硬件处理器的运行速度下,大大提升了软件测试效率,缩短了测试周期。     

seL4微内核架构的嵌入式虚拟化技术研究

随着嵌入式硬件技术水平的提升以及嵌入式应用的普及,用户对嵌入式系统可以提供的服务能力与质量水平提出了更高的要求.出于对成本和可靠性方面的考虑,开发者希望可以在同一硬件平台上同时运行多个互不影响的执行环境.本文提出了一种基于seL4微内核架构的嵌入式虚拟化技术,以Chcore微内核为基础,充分利用ARM硬件辅助虚拟化支持,设计并实现了基于能力调用机制的嵌入式虚拟机管理器.测试结果表明,该虚拟机管理器在处理器利用率、虚拟机调度、中断异常处理等方面性能良好,可以满足用户的常用应用需求.     

浅析嵌入式系统编程中的代码优化

随着嵌入式系统应用复杂度的提高,高效精简的软件代码是提高系统性能的关键因素之一。文章首先分析了嵌入式编程的特点,阐述了内联函数、循环展开、软件流水等几种代码优化方法,最后提出了应用行程编码(RLE)方法来减少常量数组对存储空间的占用。实验表明,经上述方法优化后的目标代码,执行效率提升了近50%,有效地提高了系统性能。     

基于动态profiling技术的流水粒度调优

结点间流水是解决数据分布和计算分割不一致时的一种重要的并行发掘技术.结点间流水通过计算与通信的重叠获得并行度.精确的流水粒度是获得良好的流水性能的关键.流水分块取决于很多因素,如程序规模、程序的访问模式、结点规模、结点的计算能力和存储体系、通信系统的性能、通信库开销等等.提出了动态profiling方式并实现在流水粒度的推导中,运行时信息收集部分典型分块,结合代价模型推导流水粒度,该模型考虑局部性优化;探索如何减少插桩执行的开销的同时保证代价模型的精度.实验证明,这种方式有更好的适应性,能获得较好的流水并行.     

一种向分支指令后插入冗余指令的容错微结构

随着深亚微米工艺的广泛应用,瞬态故障已成为芯片失效的主要原因.文中提出了一种向分支指令后插入冗余指令的容错微结构,利用分支误预测浪费的处理带宽,降低了冗余执行导致的性能损失.实验结果表明,该技术的性能损失在6%～31%之间,平均为21%,明显低于MBI技术而和DIE技术的性能损失相当.该技术能够检测流水线上各阶段发生的瞬态故障并能恢复处理器状态,故障检测延时短,需要的硬件开销也较小,非常适合提高带有简单预测机制的嵌入式微处理器的容错能力.     

面向规则DOACROSS循环的流水并行代码自动生成

发掘DOACROSS 循环中蕴含的并行性,选择合适的策略将其并行执行,对提升程序的并行性能非常重要.流水并行方式是规则DOACROSS 循环并行的重要方式.自动生成性能良好的流水并行代码是一项困难的工作,并行编译器对程序自动并行时常常对DOACROSS 循环作保守处理,损失了DOACROSS 循环包含的并行性,限制了程序的并行性能.针对上述问题,设计了一种选择计算划分循环层和循环分块层的启发式算法,给出了一个基于流水并行代价模型的循环分块大小计算公式,并使用计数信号量进行并行线程之间的同步,实现了基于OpenMP 的规则DOACROSS 循环流水并行代码的自动生成.通过对有限差分松弛法（finite difference relaxation,简称FDR）的波前（wavefront）循环和时域有限差分法（finite difference time domain,简称FDTD）中典型循环以及程序Poisson,LU 和Jacobi 的测试,算法自动生成的流水并行代码能够在多核处理器上获得明显的性能提升,使用的流水分块大小计算公式能够较为精确地计算出循环流水并行时的最佳分块大小.自动生成的流水并行代码与基于手工选择的最优分块大小的流水并行代码相比,加速比达到手工选择加速比的89%.     

Scenario-based run-time adaptive MPSoC systems

The ever-increasing performance demand of modern embedded applications drives the development of multi-processor system-on-chip (MPSoC) systems in the embedded domain. Today’s MPSoC-based products increasingly have to deal with multiple application execution scenarios which may change dynamically at run time. To improve the system performance, a state-of-the-art solution is to dynamically adapting the allocation of system resources at run time for each execution scenario based on pre-determined resource schemes that have been optimized at design time. However, such approaches will not work well for MPSoC systems that have a large number of execution scenarios and/or frequent run-time variations in execution scenario behavior. In this work, we therefore propose a scalable run-time self-adaptive framework for MPSoC systems that addresses these problems, thereby considerably improving the system efficiency.     

一种嵌入式系统实时性能分析的融合机制

许多嵌入式系统要求硬实时或者软实时地执行，为了确保这些要求得到满足，不仅要对单个任务或代码段的执行时间进行测量，同时还必须确定整个系统的实时性能。为此，针对导致传统的纯软件方法测量精确度低的两个主要原因，借助于多源数据的信息融合思想，依据改进后的纯软件的实时代码执行时间的测量方法，提出了一种用于嵌入式系统实时性能分析的融合机制，基于这种机制，设计和开发人员能够查明时限错误，找出需要优化的代码以解决期限错过问题，并确定特定环境下实时任务集的可调度性。     

基于PC104的输油管道泄漏检测定位系统

针对目前管道在线监测用电功率大、网络通信不稳定和系统时间不同一的缺陷,设计了一种基于嵌入式PC104的管道泄漏检测定位系统。应用GPS授时技术和局域网连接中心PC与远程监测终端,详细分析了其系统检测原理、硬件结构和软件设计方案。通过实际测试和应用表明:该系统运行稳定,低功耗,且保证了远距离数据传输的完整性、可靠性和实时性,能够对管道泄漏进行正确的识别,并做出准确的定位。     

静态超标量MCU-DSP内核的Load先行访存调度

针对嵌入式控制与数字信号处理混合应用领域,建立了一种基于MCU-DSP融合架构处理器的Load先行机制.该内核使用静态超标量技术,拥有整数、存取、循环三条流水线,并采用特殊的四级流水.在存取流水线中,Load先行机制通过动态调度指令的访存顺序,实现了Load指令对Store指令的先行,提前了整数流水线中运算操作数的准备,加快了流水线的处理速度.