一种用于铷原子钟的低相位噪声压控振荡器

基于相干布局囚禁(CPT)现象研制的原子钟与传统原子钟相比,能够提供更高的时间精度,且有利于原子钟向微型化、低功耗方向发展。在不同种类的CPT原子钟中,铷原子钟应用最为广泛,而其性能的优劣很大一部分取决于自身内部的用于提供微波信号源的压控振荡器(VCO)。基于此,利用高品质因数的同轴谐振器和Clapp振荡电路,首先根据负阻分析法使电路快速起振,并结合虚拟地技术对电路参数进行优化,完成了一个小体积、低相位噪声的3.035 GHz压控振荡器的设计。其相位噪声为-60.49 d Bc/Hz@300 Hz、-73.08 d Bc/Hz@1 k Hz和-97.48 d Bc/Hz@10 k Hz,压控调节灵敏度为12 MHz/V,输出信号的功率为-1.13 d Bm,满足铷原子钟的应用需求。     

移动数字电视调谐器中的LC VCO设计

采用TSMC0.13μm CMOS工艺,设计了应用于移动数字电视调谐芯片的宽带VCO。能覆盖UHF和L频段的频率综合器只使用了一个VCO,从而使得芯片的面积和功耗得以减小。为了得到较低的相位噪声并且在宽的调谐范围内输出电压幅度恒定,移除了交叉耦合VCO的尾电流源采用直接电压偏置。VCO电源电压为2V,调谐范围为2.56G Hz-3.84G Hz,仿真结果表明在2.56G Hz和3.84G Hz频偏100K Hz时相位噪声分别为-105dBc/Hz和-95dBc/Hz,整个调谐范围内输出电压峰峰值变化8%,直流功耗15mW。     

一种带数模混合输出的加速度计系统设计和验证

为了满足用户的不同应用需求,设计了一种带数模混合输出的加速度计系统。通过外围控制信号来选择模拟闭环输出或者数字闭环输出。系统测试表明加速度计的量程为±3 g,模拟输出带宽大于2 k Hz,噪声密度小于-100 d BV/√Hz;数字输出带宽大于1 400 Hz,噪声密度小于2μg/√Hz。     

LMDS射频单元锁相环式本振源设计

介绍了一种微波波段的固定频率振荡器的系统设计方案、主要电路单元设计以及系统:测试结果。采用分频式锁相环技术设计VCO锁相点频源来获得高稳定度、低相位噪声的输出信号。在LMDS射频收发单元中,该频率振荡器将作为一个提供11.776GHz稳定信号的本地振荡源。     

基于电流复用技术的低功耗正交信号VCO

针对低功耗蓝牙(Bluetooth Low Energy,BLE)正交上/下变频收发机,实现了一种低功耗的正交信号产生器。相比传统电流复用技术VCO,增加尾电流源以降低平均电流损耗,同时确保相位噪声满足指标要求。基于TSMC0.18μm标准CMOS工艺的仿真结果表明,正交信号频率为849.7 MHz时,在偏移中心频率1 MHz时的相位噪声为-126 d Bc/Hz;在1.8 V电源电压下仅消耗1.05 m A电流,Fo M值为182 d Bc。经过二分频后的正交信号总体频率范围是783~866 MHz,整体版图面积为0.38 mm~2。相位噪声和频率范围满足BLE指标要求,对其他低功耗射频应用具有指导意义。     

适用于频率综合器的宽带低相噪VCO设计

针对频率综合器在宽调谐范围下相位噪声变差的问题,设计了一款适用于频率综合器的宽调谐范围低相位噪声的压控振荡器;采用180nm BiCMOS工艺,运用可变电容阵列和开关电容阵列实现宽调谐范围;通过加入降噪模块,滤除压控振荡器产生的二次谐波和三次谐波,增大输出振幅,降低相位噪声;并在压控振荡器输出端加入输出缓冲器,降低频率综合器其他器件对压控振荡器的影响;通过Cadence软件对压控振荡器进行仿真,仿真结果表明：调谐电压为0.3~3V,压控振荡器的输出频率范围为2.3~3.5GHz;当压控振荡器的中心频率为3.31GHz时,在偏离中心频率10kHz、100kHz和1MHz处的相位噪声分别为-93.21dBc/Hz,-117.03dBc/Hz,-137.41dBc/Hz,功耗7.66mW;在较宽的频率范围内,取得良好的相位噪声抑制,提高压控振荡器的噪声性能,满足宽带低相噪频率综合器的应用需求。     

一种C频段上变频器的设计与实现

阐述了一种C频段卫星通信上变频器的实现方案,针对低杂散和低相位噪声输出以及小步进这3个难点,采用优化频率配置以及选用高抑制度的滤波器实现变频器的低杂散输出;采用DDS+多环锁相方案实现低相位噪声、小步进输出。最后给出测试结果,杂散抑制-70dBc(585MHz带内),相位噪声为-89dBc/Hz@10kHz,频率步进100Hz,验证了该方案的可行性。     

频率源相位噪声测量研究

噪声带给震荡信号的相位以及频率是不断发生变化的,在频率源的内部会产生一定的调制作用,所以当对频率源进行向外输出的时候,总会产生相位和频率上下起伏的现象。受噪声调制的影响导致的相位或者频率的起伏现象,一般被称之为频率稳定度,实质确实代表着频率的不稳定的程度。在时间域以及频率域中,频率稳定度的表现形式也是不同的,例如在时间域中输出的信号频率随时间而变化,而在频率域中则不仅仅表现为一根直线了,会在信号谱两侧出现相应的噪声边带。本文对频率源相位噪声测量进行初步的探讨。     

基于ADS的Ku波段梳状谱发生器的设计

梳状谱发生器是宽带捷变频频率综合器的一项关键技术,能够简单、高效地产生多功能捷变频雷达频率源需要的低杂散、低相位噪声的基频信号。介绍了一种基于ADS软件的梳状谱发生器设计方法,仿真并设计了输入频率为720 MHz、输出频率范围覆盖12 960 MHz～16 560 MHz的梳状谱发生器。为某宽带捷变频频率源的形成提供了Ku波段扩频信号,同时具有优良的输出频谱纯度和低的相位噪声。     

X波段负阻振荡器设计

基于负阻振荡理论设计了一款X波段负阻振荡器,设计旨在提高振荡器的工作效率和加强二次谐波抑制。通过对晶体管直流偏置状态与振荡器工作效率关系的研究,选择合适的直流偏置状态提高了振荡器的工作效率。在输出匹配网络中加载一段1/8工作波长的开路线、选择一个合适的隔直电容,有效抑制二次谐波。实测结果表明,该X波段负阻振荡器振荡频率为10.81 GHz,输出功率为8.02 d Bm,二次谐波抑制度为48 d Bc,振荡器的效率为45%,偏离振荡频率100 k Hz和1 MHz处的相位噪声分别为-91.90 d Bc/Hz和-123.43 d Bc/Hz。该实测结果论证了上述设计方法的有效性,对负阻振荡器的设计提供了一定的参考意义。     

低功耗宽调谐范围锁相环设计

针对传统锁相环输出频率范围有限、功耗大的缺陷,通过对压控振荡器震荡机理进行理论分析,设计了一款用于时钟发生器的低功耗、宽调谐范围、低相位噪声锁相环。该锁相环采用了新型可编程、低调谐增益、低功耗的环形振荡器,达到了宽频率输出范围、低相位噪声、低功耗的目的,采用SMIC公司0.18um混合信号工艺,用Cadenced的Hspice仿真工具进行仿真,在1.8V电源电压供电情况下获得了50MHz~1.7GHz的频率锁定范围和1.8mW~2.3mW的较低功耗。单边带相位噪声在10KHz频偏处为-104dBc/Hz.。     

一种超低相位噪声频率合成源方案设计

频率合成源是射频发生和频谱分析中最重要的组成之一,评价合成源性能指标的是输出信号的相位噪声、杂散、频率分辨率和频率切换时间.本文通过分析传统锁相环原理,提出一种通用的超低相位噪声合成源设计方案（带宽100MHz以内）.在锁相环基础上,通过引入直接数字合成（Direct digital synthesizer,DDS）混频鉴相技术,使得到的射频信号理论值达到0.1mHz的频率分辨率,同时将带内相位噪声指标优化17dB以上.新方案同时兼顾了杂散和频率切换时间指标,保障合成源的输出信号稳定可靠,使其在自动测试领域拥有广阔的应用前景.     

相位差可调的双通道信号发生器的设计

为了调节两路相同频率正弦信号之间的相位差,采用DDS技术设计了相位关系可调的双通道信号发生器。该信号发生器的输出频率范围为0Hz～150MHz,频率分辨率为1滋Hz,相位调节范围为0°～360°,分辨率为0.022°。它不仅可输出两路相同频率、相位差可调的正弦信号,而且可分别作为两路独立的可调频、调幅、调相的信号发生器使用。     

小型雷达环境模拟器双波段快速跳频模块设计

设计了一种雷达环境模拟器高性价比双波段宽带快速跳频模块。采用DDS+倍频链技术,实现了输出射频信号在C、X波段的频率跳变。其频带较宽,跳频时间小于5μs,输出杂散抑制优于-50dBc,相位噪声优于-70 dBc/Hz@10 kHz,频率分辨率小于10 Hz,输出功率可控。该系统体积小、成本低,易于生产实现,可广泛应用于部队雷达的抗干扰训练和检测。     

电荷泵锁相环的相位噪声研究

传统的计算锁相环相位噪声方法没有考虑热噪声、闪烁噪声及基准噪声等影响因素,且不能较好地对应于实际电路。为了更好地解决这个问题,提出了一种简单的方法先分别计算各影响因素引起的相位噪声,然后获得比较实用的锁相环电路的总相位噪声。该方法使用特殊的叠加理论,统一各影响因素在一个实际的锁相环电路中的相位噪声传递函数,从而得到锁相环的总相位噪声。为了验证提出的计算公式的有效性,用标准的CMOS 0.25μm工艺设计了输出时钟为48 MHz的电荷泵锁相环。仿真结果表明,实现了带内相位噪声低于-88.6 d Bc/Hz,带外相位噪声为-108.4 d Bc/Hz@1 MHz。这些电路仿真结果与理论计算结果基本一致,它们的绝对误差低于2.54 d Bc/Hz。     

低相位噪声宽带LC压控振荡器设计

基于0.13μm CMOS工艺,设计了一款低相位噪声宽带LC压控振荡器。采用开关电容阵列使VCO在达到宽调谐范围的同时保持了低相位噪声。采用可变容阵列提高了VCO频率调谐曲线的线性度。仿真结果表明,在1.2 V电源电压下,电路功耗为3.6 m W。频率调谐范围4.58 GHz-5.35 GHz,中心频率5 GHz,在偏离中心频率1 MHz处相位噪声为-125d Bc/Hz。     

正交相位输出压控振荡器的低相位噪声优化设计

分析了负阻结构 LC 压控振荡器各组成部分对相位噪声的贡献途径及优化方法;介绍了利用两独立 VCO 核心输出正交相位信号的原理及其相位噪声优化方法;利用所得结论设计出工作于 ISM波段2.4GHz 的 QVCO,相位噪声在100kHz、1MHz 和3MHz 频偏处分别达到-103.3、-121.1和-125.9dBc/Hz,仅消耗功率3.8 mW;所设计电路利用 HJTC0.18μm工艺制造,占用芯片面积0.75mm×1mm。     

一种S波段宽带跳频频率合成器的设计与实现

讨论了一种输出频带宽、跳频时间短、相位噪声低、杂波抑制高的频率合成器的设计方法;该方法采用STW81102频率合成芯片,是一个将PLL和VCO集成在一起的低成本单片多频带射频频率合成器芯片,并利用8515单片机软件模拟I2C总线通信对STW81102芯片进行置数控制输出频率;基于该方法实现了输出频率范围为3100~3400MHz,步进频率为20MHz的宽带跳频频率合成器,实验结果表明该频率合成器输出功率大于+5dBm,杂波抑制大于65dB,相位噪声优于-95dBc/Hz/10kHz。     

一种用于频率驾驭系统的快速捕获锁相环设计

锁相环是一种能够完成两个信号相位同步的负反馈控制系统,其滤波作用可以使其通频带很窄,且自动跟踪输入频率,因此锁相环常用于原子钟、频标驯服系统以及时间同步系统中,是通信、卫星导航以及电子测量系统的重要组成部分。锁相环中相位噪声和捕获时间是两个相互制约的指标,在减少锁相环捕获时间的同时抑制相位噪声是目前锁相环技术研究中的重要问题之一。针对这一问题,基于模拟锁相环的基本理论和构成,根据环路带宽和捕获时间的数学关系,设计出一种辅助捕获电路,并应用于铷铯组合钟的频率驾驭模块。此电路可根据检相输出信号动态调整环路滤波器的阻值以改变环路带宽,从而实现快速捕获。实验表明,所设计的快速捕获锁相环的捕获时间为5.71 ms@1 Hz,锁相环输出信号杂波抑制优于-90 dBc,谐波抑制优于-55 dBc。     

基于虚拟仪器的直接频率合成器相位噪声测量

相位噪声是DDS（直接频率合成器）的一个重要测量指标。介绍了基于虚拟仪器技术,把各个测量仪器有机地组建成DDS相位噪声的自动测量平台。通过高速数字DIO卡对DDS内部各个控制寄存器进行配置,调节DDS输出波形的频率,利用信号分析仪的相位噪声测量软件对DDS输出波形的相位噪声进行测量,最后基于Labview语言和NI公司的Digital Waveform Editor数字波形编辑软件开发了DDS相位噪声的自动测量软件。该方案也可用于DDS其它特性参数的测试。