扫描设计中测试逻辑的研究

本文首先分析了时序元件的不可测因素，介绍了扫描设计前增加测试逻辑的设计方法。实践证明，该方法简便易行，故障覆盖率高达99％。     

一种基于锁存器实现时序收敛的方法

扫描链测试,作为一种简单、高效的可测性设计方法,已经广泛应用于集成电路设计中。该方法可以有效地检测出电路制造过程中的缺陷和故障,从而降低芯片的测试成本。但是随着扫描链的插入,芯片物理设计中的时序收敛变得更加复杂,尤其是在扫描链测试的移位模式下,由于时钟偏移的存在,保持时间可能存在大量的时序违例。针对这种情况,本文首先介绍了扫描链测试的基本原理,分析了插入扫描链之后出现保持时间违例的原因,提出了一种基于锁存器的修复时序违例的方法,并详细阐述了对于不同边沿触发的触发器组如何选择相应的锁存器实现时序收敛。最后,将该方法应用于一款电力通信芯片的物理设计,快速、高效地实现了时序的收敛。     

边界扫描测试的自适应完备诊断算法的优化

IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测性设计方法,在边界扫描测试过程中生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析传统边界扫描测试生成算法和W步、C步自适应测试生成算法的基础上,提出了一种改近的自适应测试生成算法。实验表明该算法具有完备的诊断能力和紧凑性指标较低的优点,是一种性能优良的完备测试生成算法。     

反应式系统面向性质测试的方法框架

提出了一种反应式系统选择性测试方法．该方法根据描述待测系统的UML Statecharts模型和描述系统功能属性的时序逻辑公式生成有针对性的测试序列．据此实现了一个面向性质的测试工具．实验表明，该方法可以将测试资源集中于用户关注的系统行为．经扩展后，该方法可用于实时系统．     

计算机辅助生成控制系统故障树

有关故障树生成方法的研究已经成为故障树分析研究中的一个重要分支，故障树的完善程度将直接影响系统可靠性的定性分析和定量计算。因此，故障树及故障树自动生成方法的开发研究具有非常现实和极其广泛的应用价值。本文分析了已有的控制系统故障树生成方法特点，提出一种计算机辅助故障树生成方法。通过系统元件的逻辑关系对所建立的元件故障模式数据库的搜索生成系统的故障树。该方法给出了元件故障模式的建立、元件问的关联方法、控制回路模板的建立方法以及故障树自动生成算法。最后，结合一个复杂系统故障树的生成验证了该方法的可行性和有效性。     

基于分区调度模型的IMA时间分区测试设计

针对综合模块化航空电子(IMA)时间分区测试问题,建立了IMA分区调度仿真模型。在该模型的基础上,提出一种可用于IMA时间分区测试的方法。该方法通过激励驻留在各个分区中的测试应用行为,增强了IMA各分区运行状态的可观测性。使用IMA分区调度模型生成了该测试方法可能产生的测试结果,针对模拟测试结果,分析并总结了该测试方法的时序特性。     

用一个初始状态生成伪帘尽测试集

本文给出了一种适合于级敏扫描方法（ＬＳＳＤ）的伪穷尽测试集成生成方法。通过测试码生成电路中增加状态跳变控制电路，使得只需要一个初状态就可生成整个伪穷尽测试集。由于这个特点，消除和必须在ＲＯＭ中存储多个初始状态的要求，从而简化了测试控制电路及测试过程。     

一种相控阵雷达时序控制装置设计

相控阵雷达是由多个不同功能的分系统组成,各分系统之间必须按照一定的时序协同工作,因此时序控制装置是相控阵雷达系统的重要组成部分。针对相控阵雷达波束扫描快、波束指向灵活和波束驻留时间变化大的需求,提出了一种雷达时序控制装置的设计方法,该方法采用CPCI+FPGA的系统架构,采用参数化、可编程的时序设计方式、具备灵活多样的时序输出接口、支持CPCI总线交换技术,具有完善的自我测试能力。经实际雷达工程验证该装置具有良好的通用性和较强的扩展能力。     

用一个初始状态生成伪穷尽测试集

本文给出了一种适合于级敏扫描方法（ＬＳＳＤ）的伪穷尽测试集生成方法。通过测试码生成电路中增加状态跳变控制电路，使得只需要一个初始状态就可生成整个伪穷尽测试集。由于这个特点，消除了必须在ＲＯＭ中存储多个初始状态的要求，从而简化了测试控制电路及测试过程。     

边界扫描测试技术

边界扫描技术是一种标准化的可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试.介绍了边界扫描技术的原理、结构,讨论了边界扫描技术的应用.     

一种自动测试滤波元件参数的办法

介绍了一种利用计算机控制和智能仪表技术测试电子产品的滤波元件参数系统的方法，介绍了测试系统的工作原理，实践证明该方法切实可行，可供正确地提高生产效率。     

一种ATE测试向量时序优化算法

介绍了自动测试设备(ATE)测试信号合成的基本原理,讲述了ATE测试时序的结构和特点,分析了VCD(Value Change Dump)文件的语法结构和特点,提出了一种ATE测试时序优化算法,包括VCD时间沿的修剪和分辨率降低原则.经过时序优化算法处理的VCD文件,在进行测试向量转换时,生成的测试时序中,定时沿的数量得...     

基于RAS结构优化测试时间和数据量的测试方案

大规模高密度的集成电路在测试中遇到了测试数据量大,测试时间长等问题。对此,本文提出了一种带有折叠集的完全测试方案。该方案利用RAS（Random access scan）结构控制经输入精简的扫描单元,先生成若干折叠集检测电路中大部分的故障,然后直接控制扫描单元生成剩余故障的测试向量。本方案生成的折叠集故障检测率高,所需控制数据少。实验数据表明与同类方法相比,本方案能有效减少测试数据量和测试时间。     

基于SQLite的边界扫描测试链路自动生成研究与实现

为了提高边界扫描测试效率,提出一种基于嵌入式开源数据库SQLite的边界扫描测试链路自动生成方法。根据边界扫描编译结果得到SQLite数据库的各个数据表数据,分析各表间的数据关系,结合边界扫描矢量生成算法,从任意点随机触发,开始遍历数据库各表,引入模糊查询模式更有效匹配各表关系,快速形成完整边界扫描测试链。所设计的边界扫描链路自动生成方法可替代人工生成链路方法,简化测试准备和节省处理数据时所需时间,降低系统成本,具有较好的应用前景。     

PCI总线I/O时序波形观测及分析

重点介绍了一种测量PCI总线I/O写时序波形的技术及分析方法。制作测试板,编写测试程序,用TDS-210型存储示波器对夏华状元一族主板PCI写周期的时序波形进行测试,用Wavestar for Oscillose软件将泰克示波器测试的波形转换为.CSV数据文件,采用Origin6.0 Professional软件对该时序波形进行分析,给出了实测波形的分析结果。采用这种测试I/O写时序波形的方法是可行的,对于研究PCI总线的时序波形提供了一种有效的方法。     

VLSI边界扫描测试故障诊断及其策略研究

介绍了支持JTAG标准的IC芯片结构和故障测试的4-wire串行总线,以及运用边界扫描故障诊断的原理.实验中分析了IC故障类型、一般故障诊断流程和进行扫描链本身完整性测试的方案,并提出了一种外加测试码向量生成的算法.该故障诊断策略通过两块xc9572 pc84芯片互连PCB板的实现方法进行验证,体现了该策略对于芯片故障定位准确、测试效率高、控制逻辑简便易行的优越性.     

电流源激励下的模拟电路端口电压测试方法

文章研究了电流源激励下，二端口网络的输入端电压和输出端电压随网络中元件参数变化时相互之间的关系，并在此基础上提出了一种模拟电路故障诊断新方法。该方法不仅能够同时诊断元件的硬故障和参数偏移故障，而且能够同时运用于直流测试和交流测试。     

基于数字全息扫描成像的划痕缺陷全场三维测试

为实现光学元件表面疵病的三维全场测量,提出了一种数字全息显微扫描成像的检测方法。该方法基于数字全息角谱数值重建算法,获得光学元件表面划痕的相位分布,通过扫描拼接实现划痕的全场测量;然后,在数字全息显微实验装置的基础上增加二维精密扫描部件,对于宽50μm、深50 nm标准划痕,测得其宽度为49.2μm、深度为48.9 nm,同时拼接获得该划痕的全场三维形貌。实验表明:该检测方法可实现大视场划痕缺陷的全场三维测试,其宽度和深度测量的相对误差分别为1.6%和2.2%。     

测试技术的飞跃--边界扫描技术

集成工艺的发展使传统测试方法面临着越来越大的困难，边界扫描技术正是为了解决这些困难而出现的一种完整的、标准化的可测试性设计方法，它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的调试。本将介绍边界扫描的原理，并对边界扫描技术的应用作一些讨论。     

基于边界扫描的板级动态扫描链路设计策略

边界扫描技术是一种新型的VLSI电路测试及可测性设计方法。但是在扫描链路的设计中如何将不同厂家、不同型号、不同工作电压的Bs器件实现JTAG互连，如何将边界扫描测试、在线编程和在线仿真结合起来一直是一个亟待解决的问题。为了解决上述问题，文中提出了两种基于边界扫描技术的板级动态链路设计方法。该方法不仅能完成边界扫描测试，还能完成在线编程或在线仿真等功能，具有很好的测试设计灵活性。