SV DPI技术在FPGA仿真验证的应用探讨

SystemVerilog作为近年来逐渐流行的FPGA验证语言,包含了丰富的验证特性：DPI、断言技术、功能覆盖率等,其中DPI接口技术可以帮助验证工程师在验证平台中实现对C或C++的调用,验证工程师可以通过编写C函数来实现复杂激励模型设计,同时也为进行复杂算法的FPGA设计的仿真验证提供了新的验证思路。本文提出一种基于DPI接口的FPGA仿真验证方法,实验表明：利用该方法搭建的仿真验证平台相对于传统的纯verilog验证平台,具有更高的仿真效率和验证的灵活性。该验证方法为算法级FPGA设计的确认测试提供了新的验证思路。     

基于混合原型平台的UARTIP核设计与验证

传统的软硬件设计方法已无法满足So C快速验证的应用需求。针对此现状,阐述了虚拟平台与硬件平台相结合的混合原型验证技术,主要介绍了UART IP混合验证方案,分析了UART IP核协议、功能模块设计以及FPGA平台搭建,最后通过构建虚拟平台和编写测试脚本,对IP核进行混合原型验证。验证结果表明,该IP核复用性好,完全可以应用于So C设计中。     

通用16位CPU的设计与实现

随着计算机技术的飞速发展,传统的计算机组成与原理以及计算机系统结构教学用计算机已经不能适应当前的要求。该文详细介绍了新一代面向教学实验的通用16位CPU设计过程。首先决定CPU的构架,经过指令集设计,数据通路和控制通路的设计,最后通过FPGA实现通用的16位CPU。实验人员可以在这个通用CPU设计平台上进行计算机组成与原理的各个部件实验,CPU内核的设计验证以及整个计算机系统的实验。     

一款多核处理器FPGA验证平台的设计与实现

高性能处理器设计日趋复杂,为了缩短验证周期,降低研制风险通常需要在流片之前进行基于现场可编程门阵列(field programmable gate-array,FPGA)原型验证平台的软硬件协同验证.随着处理器多核化的发展,FPGA原型验证平台的实现变得越来越具有挑战性.介绍了一款高性能多核微处理器FPGA验证平台的设计与实现方法,详细阐述了该FPGA验证平台采用的母板/子板总体架构、分片策略、时分复用实现技术及I/O接口实现方法.该平台具有良好的可扩展性,能够方便灵活地实现目标芯片在各种规模和配置下的FPGA验证,用于在流片前对目标芯片进行功能正确性验证和性能评估.经过该FPGA平台验证的目标芯片,首次流片返回的芯片能成功运行操作系统和各种应用程序,实现了一次流片成功的目标.最后对该FPGA验证平台的应用前景进行了分析总结.     

基于PowerPC的SoC软硬件协同验证平台

构建了基于PowerPC405处理器的SoC软硬件协同验证平台.该平台使用层次化的设计方法,在统一平台架构下支持RTL和TLM两种不同抽象层次的虚拟原型仿真,兼顾了仿真精度和速度的要求.平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为输入的验证流程自动化,可有效地提高验证效率.     

基于固件的系统芯片协同验证平台

使用FPGA进行全系统仿真是验证基于平台设计的系统芯片(SoC)的有效手段,但FPGA原型验证一方面须等待硬件设计完成编码,另一方面FPGA全系统环境下的硬件设计错误定位耗时,验证周期较长.为更早展开系统级验证工作并缩短验证周期,提出一种基于固件的协同验证平台-FCVP.FCVP在FPGA上基于固件模拟待测硬件设计和系...     

ⅡC总线通信中主机控制器的设计与应用

ⅡC接口控制器可以实现ⅡIC主机的通信过程．笔者设计了一个ⅡC总线的主机控制器．给出了谊设计的各个子模块的详细设计方法．并对该设计进行了功能仿真、时序仿真和FPGA原型验证。     

基于硬件原型的C语言课程教学案例设计

以程控电路的原型设计为背景,展开C语言课程教学模式的研究和探讨,旨在通过硬件的仿真平台,演绎和推理C语言的编程实例和教学设计;以单片机的仿真模型为例,解析C语言仿真教学的具体内容和运行过程,指出应用硬件平台进行语言类课程教学的优势和困难。     

FPGA高级语言设计开发环境构建

针对传统FPGA芯片开发流程对开发人员要求高,开发难度大、周期长的难题,基于FPGA芯片高级综合工具CatapultcSynthesis以及配套的设计验证工具,构建了新的FPGA高级语言设计开发环境,支持将C语言算法快速高效地实现到FPGA芯片上。实验表明．该开发环境能有效降低设计人员的开发难度,缩短工程研发周期。     

基于ARINC 659的FPGA原型验证平台的构建与实现

依据ARINC 659协议的芯片设计中复杂功能逻辑的验证需求,提出了一款用于验证ARINC 659芯片逻辑功能的FPGA验证平台,全面论述了ARINC 659验证平台的构建以及ARINC 659芯片FPGA原型验证的全过程.实验结果表明,该验证平台能较为充分,全面地验证ARINC 659芯片的逻辑功能,提高了验证效率,缩短了芯片开发中的验证周期.     

基于VAPS的虚拟航空仪表显示系统

虚拟航空仪表系统是飞行模拟器的重要组成部分.结合虚拟仿真技术和飞行模拟器样机的技术要求,阐述了虚拟航空仪表的构建和虚拟仪表系统的实现方法.系统采用软件VAPS进行虚拟仪表的外形设计;采用VAPS和C++混合方式进行驱动显示;采用C编程语言实现虚拟航空仪表系统内部的通讯,网络通讯采用UDP/IP通讯形式.仿真结果证明,V...     

V2C＋＋——一个用C＋＋实现的VHDL翻译型模拟器

由于面向对象的Ｃ＋＋语言更贴近描述硬件对象的ＶＨＤＬ语言Ｃ＋＋实现翻译型ＶＨＤＬ模拟器，并利用Ｃ＋＋本身的编译器的优化功能，可以得到运行的时间和空间方面效率较高的ＶＨＤＬ模拟器，Ｖ２Ｃ＋＋的原型设计和初步实践表明，用Ｃ＋＋实现ＶＨＤＬ翻译性模拟器比解释性模拟器具有较高效率，利于较大规模的电路的模拟。     

曼彻斯特编码技术在测井数据传输中的应用研究

基于曼彻斯特码编码技术文章提出一种适用于石油测井下行数据传输链路的设计方案。采用Verilog HDL设计的曼彻斯特编、译码器,在ALTERA公司的QuartusⅡ6．0软件平台上完成了仿真,并在FPGA器件上实现了硬件测试．最后下行数据传输链路的发送端和接收端在6km的电缆模拟器上完成了系统测试。通过计算机仿真和工程实现验证了该设计方法的正确性和实用性。     

Computer system simulation in Pascal

The programming language Pascal is considered as one of the most interesting computer system simulation tools. This paper discusses design facilities required in simulation languages, making use of a model described in Pascal. An important area is seen to be that of queues, lists or sets, and the facilities that are powerful yet simple to use are stressed. The problem of parallelism and synchronization in a simulator is solved. The structure of the simulator is considered.     

三值光学计算机模拟器的设计与实现

三值光学计算机(ternary optical computer, TOC)作为一种新体系结构的计算机,具有处理器位数众多且易扩展、位功能可重构、位可分组使用等特点,在海量或复杂数据的快速处理方面有很大潜力,但它的应用开发探索尚处于初期。为了扩展其应用范围,提出了一种基于三值光学计算机体系架构的模拟器TOCSim设计方案。该方案通过软件形式模拟TOC的运行过程,并在普通PC机上实现其雏形。TOCSim主要模拟TOC处理器的重构策略、处理器位的分配策略、中间结果解码以及运算效果模拟等过程。通过本模拟器的模拟效果图与TOC原型机上的运行结果光图进行对比,表明该模拟器的设计方案是正确的、可行的。     

基于FPGA和PCIe总线的电子星模拟器设计

为了实现卫星姿轨控地面半物理仿真试验,设计了基于FPGA和PCIe总线的电子星模拟器,图像分辨率支持1024*1024;图像位宽支持12bit。电子星模拟器图像处理卡基于FPGA的硬件结构,与上位机界面软件通过PCIe总线交互数据,采用LVDS(Low Voltage Differential Signaling)信号收发星图数据。地面动力学按照10ms周期将四元数通过以太网发送给电子星模拟器,电子星模拟器将生成的电子星图通过LVDS传输给星敏感器,通过地面实时仿真验证系统验证,电子星模的输出与目标值误差小于0.07%,闭环测试中星敏采集到准确的星图,显示了电子星模拟器的可行性,在卫星姿轨控地面半物理仿真试验中具有良好的推广性。     

基于FPGA雷达多目标模拟器DRFM设计与实现

研究了雷达多目标模拟系统中数字射频存储(DRFM)单元的设计与实现,根据模拟系统的设计要求,提出一种基于高性能FPGA数字射频存储单元设计方法;着重阐述了数字射频存储单元的设计思路,给出了系统的设计方案,并对系统中雷达模拟目标的各功能模块进行了分析,实验结果表明,所设计的DRFM满足设计系统要求.     

A C++ Simulator Generator from Graphical Specifications

Many languages for computer systems simulation (like GPSS and CSim) use a stochastic model of systems with the provision of adding procedural code for those aspects of the system that cannot be captured easily by a stochastic model. However, they do not support the hierachical simulation of complex systems well. Complex computer systems may have to be simulated at various levels of abstraction in the interests of tractability: the flexibility of being able to freely move between the different levels of abstraction is very desirable. For example, in the area of computer architecture, one might have analytical models, detailed simulation models and trace-driven models. In addition, these languages do not have user-friendly interfaces for specification of the simulated system. In this paper, we discuss the design and implementation of a simulation package for hierachical simulation of non-real-time computer systems: a Simulator Generator from a Graphical System Specification (SIGGSYS}). A new language for system specification has been designed. In addition, the package has the following components: • A graphical user interface to aid specification of the system to be simulated. • A rear end that generates C++ code that implements a simulator for the specified system. • A complete object library along with the header files that implement a functionally complete set of C++ base classes which can be built upon. C++ has been chosen as the intermediate language so that the modeller can use its support for object oriented programming. © 1997 John Wiley & Sons, Ltd.     

基于FPGA嵌入式系统的雷达信号模拟器

结合FPGA嵌入式系统具有硬件电路高并行度和软件编程控制简单的特点,设计了一套基于FPGA嵌入式系统的雷达信号模拟器,能够完成雷达中频和视频信号、杂波和干扰信号的模拟,实现雷达系统在不具备实际接收前端的情况下对雷达后级的调试,信号产生和时序控制功能均在嵌入微处理的FPGA中完成,外围电路简单,具有很好的工程实用价值。