一种应用于CMOS图像传感器的电容阵列PGA研究

研究了一种应用于1 024×1 024CMOS图像传感器中的温度计码电容阵列型可编程增益放大器(PGA)。该PGA采用开关电容阵列结构,通过改变输入与反馈电容值,实现了0～18dB的增益;同时,该PGA具有结构简单、电容阵列面积小、带宽大和反馈系数大等特点,其增益带宽50MHz、总谐波失真(THD)小于50dB。该PGA的信号处理能力完全满足12MHz速率、69dB动态范围CMOS图像传感器内部集成ADC对模拟输入信号的要求。     

高功率π型阵列结构设计与研究

针对ROF基站需要高功率、大带宽的光电探测器的问题,在原有π型结构中使用光电探测器代替级联的电容实现更大的功率合成。同时提出新型π阵列结构,即将两个光电探测器级联之后再将两个级联的光电探测器并联构成并型结构,将该并型结构单元和一个光电探测器级联与电感连接构成一个π型结构单元,将n个π型结构单元级联构成π型阵列结构,π型阵列结构中间部分有两条支路并联总电容增加,在n元阵列结构两端通过去掉级联电容以使阵列结构每条支路结电容相等同时减少功率损耗。n元π型阵列结构输出功率高于同种类型T型阵列结构。     

一种10位10 MS/s自补偿SAR A/D转换器

基于SMIC 0.18 μm CMOS工艺,设计了一种10位自补偿逐次逼近(SAR)A/D转换器芯片。采用5+5分段式结构,将电容阵列分成高5位和低5位;采用额外添加补偿电容的方法,对电容阵列进行补偿,以提高电容之间的匹配。采用线性开关,以提高采样速率,降低功耗。版图布局中,使用了一种匹配性能较好的电容阵列,以提高整体芯片的对称性,降低寄生参数的影响。在输入信号频率为0.956 2 MHz,时钟频率为125 MHz的条件下进行后仿真,该A/D转换器的信号噪声失真比(SNDR)为61.230 8 dB,无杂散动态范围(SFDR)达到75.220 4 dB,有效位数(ENOB)达到9.87位。     

应用于高速SAR ADC的高能效开关方案

介绍了一种应用于高速逐次逼近型模数转换器的新型高能效电容开关方案。基于2bit/cycle结构,采用两个分裂电容阵列作为数模转换器。通过单边充电操作,在减小电容阵列动态功耗和总面积的同时,提高了电容的建立速度。在最后一个量化周期中,只在电容阵列的单边引入共模电压基准,并只用一个比较器参与量化,在获得更高精度的同时,进一步降低了电容阵列的动态功耗。相比传统1bit/cycle电容开关方案,该新型电容开关方案在提升系统量化速度约2倍的同时,降低了电容阵列平均功耗83%,减小了电容总面积50%。相比其他2bit/cycle开关方案,在精度、电容总面积和功耗方面均有不同程度的改善。     

CMOS多晶电容工艺误差分析及设计研究

研究分析了CMOS多晶电容的工艺误差,给出了氧化硅介质层厚度的梯度误差、边际效应等工艺因素对CMOS多晶电容的影响。基于单位电容的改进设计,给出了CMOS多晶电容阵列的共心设计方法。采用0．6μm CMOS DPDM工艺,实现了基于CMOS多晶电容阵列的开关电容带通滤波器,实验结果表明本文的CMOS多晶电容设计方法具有较高的精度,能直接用于亚微米及深亚微米集成电路设计。     

一种新型二分电容DAC的设计

为了进一步减小电容阵列DAC占用的面积,提出了一种可用于SAR ADCs的二分电容阵列(三段电容阵列,T-SC)结构。与传统二段电容阵列相比,提出的二分电容阵列在不增加对电容匹配性要求的前提下,减少了芯片面积。在理论上分析了该结构的电容失配和寄生效应,归纳提出了一种计算电容阵列DAC DNL的简易公式。Matlab仿真结果与理论分析有较好的一致性,三段电容阵列结构能够实现较好的二进制权重特性;根据提出的计算DNL的简易公式进行参数设计,仿真DNL标准偏差为0.51 LSB,与理论计算0.5 LSB相差0.01 LSB。     

CMOS工艺氧化膜完整性的评估

提出了用阵列电容来监测氧化层的完整性。分析表明,从多个子列的氧化层电容漏电合格率的曲线可以求出氧化层完整性的表征因子Ｅ值（每个缺陷包含的单元数）。     

0.13 μm CMOS宽带大动态范围六阶跨导电容低通滤波器

提出了一种适用于宽带大动态范围应用的六阶跨导电容低通滤波器。该滤波器为Chebyshev类型,采用开环级联结构来实现。通过一组开关电容阵列来补偿由工艺温度等因素引入的截止频率的偏差。实际测试结果表明,该滤波器的-3dB截止频率可调范围为30～100MHz,在500mVp-p输入信号幅度下,IM3为-48dB。电源电压为3V时,消耗电流25mA,芯片面积为0.5mm2。该滤波器采用TSMC0.13μm CMOS工艺实现。     

多标准兼容的宽带压控振荡器设计的比较

采用ADS仿真分析的方法,对多标准兼容的宽带压控振荡器中广泛采用的NMOS结构和互补结构的性能差异进行了比较,分析了采用一种改进型的开关电容阵列后对多标准兼容的宽带压控振荡器的性能的提高.     

5GHz0.18μm CMOS宽带LC VCO

采用0.18μm RF CMOS工艺,设计了一个5GHz的宽带电感电容压控振荡器。该压控振荡器的电路结构选用互补交叉耦合型,采用噪声滤波技术降低相位噪声,并采用开关电容阵列扩展其调谐范围。后仿真结果表明,实现了4.44～5.44GHz的宽调谐。振荡器的电源电压为1.8V,工作电流为2.78mA,版图面积为0.37mm2。     

一种可校正的12位C2C电容阵列混合结构SAR ADC

提出了一种可校正的12位C2C电容阵列混合结构逐次逼近型模数转换器(SAR ADC),其数模转换器(DAC)由低6位分裂式C2C DAC阵列与高6位二进制DAC阵列构成。提出的混合结构DAC既解决了中高精度二进制SAR ADC中总电容过大的问题,又避免了分段式二进制DAC分数值桥接电容无法与单位电容形成匹配的问题。该结构能显著降低整个ADC的动态功耗。此外,将高位终端电容和低2~6位量化电容拆分成相等的两个电容,引入冗余量,使得该ADC的电容权重可以被校准,降低了电容失配以及寄生电容的影响。最后,为了避免电容上极板复位信号因电容阵列容值大而导致的延时偏大问题,采用高6位DAC采样的方式,并在高6位DAC中引入单位电容大小的终端电容,弥补了参考电压区间不完整的缺陷。仿真结果显示,在1.5 V电压下,该ADC总体功耗仅为111.84 μW,ENOB为12.49位,SFDR为91.46 dB,SNDR为76.97 dB。     

一种改进的CMOS差分LC压控振荡器

本文介绍了一种改进LC振荡器设计方法，谐振回路采用非对称电容结构，与常见的振荡器结构相比，经改进的电路结构可以获得更好的相位噪声。本文基于CMOS工艺，设计了一种采用补偿Colpitts振荡器电路结构实现的差分LC压控振荡器，工作电压为2.5v。经仿真证明，通过调整非对称电容谐振回路中的电容值，可以获得最优的相位噪声     

基于数字自校准的14位SAR ADC的设计

为了降低电容型模数转换器（ADC）中的电容失配带来的非线性影响,提出了一种基于复用低位电容自校准的逐次逼近型（SAR）ADC电路结构,利用低位电容转化高位电容失配引起的误差电压,实现高位电容失配校准。在55 nm CMOS工艺下实现了该ADC结构。该结构ADC工作过程为失调误差提取与正常转换两阶段,失调误差提取阶段中利用低位电容将高位电容失配产生的误差电压转换为误差码并存储,将误差码与正常转化数字码求和得到最终的数字输出,实现电容失配自校准。为了提高ADC采样速率,该结构通过分段结构将电容阵列分为三段降低了单位电容数量。仿真结果表明,在1.2V电源电压,80 MSPS采样速率下,引入电容失配后电路功耗为3.72 m W,有效位数为13.45 bit,信噪失真比（SNDR）为82.75 dB,相比未校准分别提高4.41 bit,26.58 dB。     

π型阵列光电探测器研究与设计

提出了一种基于高阶π型低通滤波器电路结构的阵列探测器,可实现高输出功率和大工作带宽并存。该探测器根据光电二极管等效电容模型,用电感元件连接各光电二极管构成等效的π型滤波器结构,合成各光电二极管支路输出电流;并在光电二极管支路上串联电容,增加探测器工作带宽。仿真结果表明,在串联电容等于光电二极管结电容时,π型阵列探测器比行波探测器阵列工作带宽提高一倍,再通过增加级联的光电二极管数量,提高探测器输出功率,即可设计出高功率、大带宽的光电探测器。     

用于CMOS图像传感器的9位10MS/s低功耗流水线ADC

提出了一个用于CMOS图像传感器的9位10MS/s、低功耗流水线ADC.为降低功耗,该设计通过采用低功耗、宽摆幅的带有增益增强结构的放大器以及将所有单元共用偏置电路的技术来实现.共用偏置技术需要仔细的版图设计和在电路中加入大的去耦合电容来实现.此外,设计中也采用电容阵列DAC来降低功耗.同时,为了增大信号处理范围,设计中还采用低阈值电压的MOS管.该ADC采用4M-1P的0.18μm CMOS工艺设计制造.对芯片的测试结果表明该设计的功耗仅为7mW,相对其他设计是相当低的.该ADC已经应用于30万像素图像传感器系统中,该系统已经流片、测试.     

电容型传感器接口电路的研究

设计了一种结构简单、新颖的电容型传感器接口电路.电路中放大器的第一级采用折叠式共源共栅结构,提供了较高的增益;第二级采用共源级结构,提高了输出摆幅;采用CMOS开关构成的开关电容电路提高了电路的精度.基于0.6μm CMOS工艺对电路进行了设计,并对整体接口电路进行了仿真.仿真结果表明,与传统的接口电路相比,该电路具有高增益与高精度的特点,从而更好地实现了对微小电容的检测.     

双层CMOS工艺实现湿敏振荡器

本文提出了用双层多晶CMOS工艺来设计和制造湿度控制的多级振荡器.为电路所集成的一部分的温度传感头其结构为叉指状多晶硅电容结构.通过对标准版图的适当调整,便可实现传感器与CMOS工艺的兼容.     

基于0.5μm CMOS工艺的低压低功耗电流放大器

采用BSM30.5μm CMOS工艺,通过引入电流模式的缓冲级输入输出结构而设计了一种性能较高的CMOS电流反馈运算放大器.在1.5V的电源电压下,当偏置电流为1μA,负载电容为20pF时,对整个电路进行HSPICE仿真.结果表明,该电路结构达到了87dB的开环增益,23.8MHz的单位增益带宽,48°的相位裕度,139dB的共模抑制比,功耗仅为2.09mW.     

高精度SAR ADC电容阵列设计及校准算法

在高精度逐次逼近寄存器模数转换器(SAR ADC)中,电容阵列是SAR ADC的核心之一。电容阵列中的电容失配问题是导致转换精度降低的一个重要原因。为了尽可能改善这一问题,设计了一种6+6+6分段电容阵列,并且基于这种阵列设计了权重迭代算法的前台数字校准。该方法不需要额外的电容阵列,利用自身的电容阵列与比较器量化出电容失配,计算出每一位输出码的权重校准系数,用来对正常量化出的输出码进行编码,实现校准功能。仿真结果表明,引入电容失配的18 bit SAR ADC经过该算法校准后,信噪比(SNR)从77.6 dB提升到107.6 dB,无杂散动态范围(SFDR)从89.8 dB提升到125.6 dB,有效位数(ENOB)从12.54 bit提升到17.54 bit。在SMIC 0.18μm工艺下,该校准算法对高精度SAR ADC的动态性能具有较大提升。     

一种低功耗16 bit逐次逼近型ADC的设计

设计了一种低功耗的16 bit 1 MSa/s逐次逼近型（SAR）模数转换器（ADC）。低功耗设计来源于电容阵列,其由3段子电容阵列构成,之间的桥接电容通过冗余电容和权重电容整数化。在电容阵列的切换过程中,通过将电容分裂来引入额外的参考电压。通过对量化噪声和热噪声的计算,可以精确地得出所需的电容数量为225个单位,相比于传统的电容阵列形式,可以节省99.93%的面积和99.5%的功耗。电路中使用一个2级预放大,并添加了具有自校零功能的动态锁存比较器,确保了高精度分辨率。在UMC 55 nm工艺下仿真,对512点的FFT仿真结果显示,ADC的整体信噪比（SNR）能够达到85.98 dB,有效位数（ENOB）能够达到13.884 1 bit,在电源电压为2.5 V的情况下,平均功耗为5.05 mW。