一种低复杂度GPS载波跟踪环路设计

 GPS接收机载波跟踪环路的鉴别器和滤波器设计决定了跟踪环路的性能,也在很大程度上决定了GPS接收机的性能.本文在分析了传统锁相环和锁频环鉴别器算法的基础上,提出了一种锁相锁频环共用四象限反正切函数单元的鉴别器算法;同时,在研究了基于双线性Z变换积分器与矩形波数字积分器的滤波算法基础上,提出了一种基于矩形波数字积分器的锁频环辅助锁相环的滤波器算法.综合这两种新算法给出一种低复杂度的GPS接收机锁相锁频环设计方法.通过理论分析与仿真实验,证实该GPS载波跟踪环路设计不但具有良好的跟踪性能,且与传统设计方案相比具有运算量小,复杂度低,占用资源少等优点,更易于工程实现.     

CORDIC算法在跟踪环中的应用与FPGA实现

主要介绍了CORDIC算法在跟踪环鉴别器中的应用,包括码跟踪环、锁频环和锁相环鉴别器,并进行了FPGA实现。在设计中,采用统一CORDIC算法优化方法减少硬件开销,用非流水方式在一个CORDIC运算基本单元中实现了码跟踪环、锁频环和锁相环三种鉴别器。同时对CORDIC运算的精度和位宽进行分析,在保证环路功能的情况下尽量减少硬件资源的使用。在Virtex5 lx220上测试使用了该鉴别器的GPS跟踪环,取得了满意的跟踪效果。     

CORDIC算法在跟踪环中的应用与FPGA实现

主要介绍了坐标旋转数字计算（CORDIC）算法在跟踪环鉴别器中的应用,包括码跟踪环、锁频环和锁相环鉴别器,并进行了FPGA实现。在设计中,采用统一CORDIC算法优化方法减少硬件开销,用非流水方式在一个CORDIC运算基本单元中实现了码跟踪环、锁频环和锁相环三种鉴别器。同时对CORDIC运算的精度和位宽进行分析,在保证环路功能的情况下尽量减少硬件资源的使用。在Virtex5lx220上测试使用了该鉴别器的GPS跟踪环,取得了满意的跟踪效果。     

一种改进型CORDIC算法的FPGA实现

为实现CORDIC算法在二、三象限内的点的反正切函数的计算,提出了在传统CORDIC算法基础上增加两级初次迭代的改进措施,给出了改进后算法的硬件流水线实现结构,并在FPGA芯片EP1S10F484C5上仿真实现.仿真结果表明:修正后的CORDIC算法的运算结果与反正切函数的理论计算值基本一致,误差很小,可以实现平面上任意一点反正切函数的求解.     

OFDM系统中同步算法的FPGA 实现

给出了一种用于 OFDM 系统中可同时完成帧起始位置估计和载波频偏估计／补偿的同步算法及其 FPGA 实现方法。采用量化的方法对该不需要额外同步序列的估计算法进行了改进,提高了载波频偏的估计精度,并在数字域进行了频偏校正。在硬件实现上,利用 CORDIC 算法能够有效计算三角函数的特点,把频偏估计和频偏校正过程中的反正切运算和角度旋转操作转化成加法和移位操作,实现了计算精度、运算速度和硬件资源利用三方面性能的兼顾。     

一种CORDIC算法优化及32位浮点反正切函数FPGA实现

通过对反正切函数实现算法的研究,在传统CORDIC算法的基础上,提出了一种以超前进位加法器为基本单元的迭代结构,双时钟输入,完成了反正切函数的ASIC电路设计。该算法采用TSMC55 nm工艺,在Synopsys/syn10.12环境中综合实现。该算法的关键路径由原来的2.9 ns提升至1.3 ns,最高运算频率可以达到769 MHz,即优化后的CORDIC算法比优化前速率提高了2倍多。     

四相鉴频器辅助的高动态BOC信号载波跟踪

叉积鉴频器的输出频率范围比较窄,捕获信号以后的多普勒频偏可能不在其跟踪范围内。针对此问题,提出了使用四相鉴频器( FQFD )算法辅助已经成型的二阶锁频环加三阶锁相环模型。首先,利用四相鉴频器的非线性特性将接收信号频偏大步长牵引到较低范围,然后使用锁频环消除其大部分动态性,最后利用锁相环跟踪精度高的特点实现高动态二进制偏移载波( Binary Offset Car-rier,BOC)信号载波的快速准确跟踪。在分析各跟踪模块算法的基础上,讨论了其本身的热噪声误差、动态适应力以及最优带宽等相关问题,理论分析和仿真结果验证了该方法比原有跟踪算法提高了300 Hz左右的鉴频范围,并且跟踪效果良好。     

一种新的GPS接收机C/A码跟踪环鉴别器算法

该文分析了GPS C/A码相位估计误差与载波频率估计误差对相关函数的影响,并推导出了相关公式。从线性,对信号幅度与载波频率估计误差的敏感性和计算量等角度分析了现有的码鉴别器算法的优缺点。基于上面的分析与研究,提出了一种新的C/A码鉴别器算法。通过理论分析与仿真实验,证明该算法有良好的线性特性,能有效抑制对信号幅度与载波频率估计误差的敏感性,且计算量低,跟踪精度高,抗多经性能好,在性能上优于已有的算法。     

一种新型混合并行粒子滤波频率估计方法

针对高动态、低信噪比环境下的载波频率信号跟踪问题,提出一种新的混合并行粒子滤波算法（ Multi-ple Extend Kalman Filter Independent Metropolis Hastings ,M-E-IMH）。该算法具有并行运算结构,实时性较基本粒子滤波有较大的提高。该算法直接利用同相支路（In-phase,I）和正交支路（Quadrature,Q）作为观测量,避免了传统方法中的鉴别器引入而引起的信噪比损耗。在高斯和非高斯环境下,与现有的载波跟踪方法如扩展卡尔曼滤波器（ EKF ）,粒子滤波器（ PF）,卡尔曼滤波器（ KF）等仿真对比表明,该方法在低信噪比下具有更高的跟踪精度。     

GPS接收机载波跟踪环路设计

载波跟踪环路设计是GPS接收机中的关键技术,载波环鉴别器的类型确定了跟踪环的类型,为了有效地防止因为数据跳变引起的鉴别误差,并且使其频率鉴别范围大,精度高,采用一种二阶锁频环（FLL）辅助三阶锁相环（PLL）的方法。通过Matlab仿真载波环路比较了两种鉴频和鉴相算法的性能。结果表明,该方法鉴别范围大,精度高,切实可行。     

一种线性限幅中放与相检器单元的设计与实现

介绍某雷达接收机中一种新型的线性限幅中放与相检器单元 ,叙述其组成、工作原理及实验测试结果     

A BiCMOS Differential Amplifier and Timing Discriminator for the Receiver of a Laser Radar

A differential BiCMOS amplifier channel with gain control circuitry and a timing discriminator has been designed for a pulsed time-of-flight laser radar. The measured bandwidth of the amplifier channel is 160 MHz and its gain can be controlled with a variable R-2R ladder attenuator in 7 discrete steps from 0.44 to 23. A peak detector, used for gain control, can detect the peak of a single 10 ns pulse, the amplitude of which varies from 50 mV to 3.5 V. The timing discriminator produces accurately timed logic level pulses from noisy analog output pulses of the amplifier channel. The distance measurement result of the designed timing discriminator varies +/– 4 mm with an input amplitude range of 55 mV – 3.3 V. The single shot resolution with SNR = 250 is better than 6 mm. Measurement results suggest that a cm-level distance measurement accuracy can be realized using integrated ASICs.     

软件锁相环及锁相环替代技术

锁相环的锁相能力是影响锁相环性能的重要因素。本文介绍了当前主流软件锁相环系统的原理、结构,以及锁相环改进与替代方法,对各种软件锁相环方法的锁相效果、抗扰性能、运算速度、适应场合等进行了详细分析与介绍,并通过MATLAB仿真进行了实验验证。     

雷达接收机相位鉴频器的设计

详细分析雷达接收机中鉴频器的作用，进行理论分析和电路设计，并给出具体电路和调试要领。     

Disguised‐Face Discriminator for Embedded Systems

In this paper, we introduce an improved adaptive boosting (AdaBoost) classifier and its application, a disguised‐face discriminator that discriminates between bare and disguised faces. The proposed classifier is based on an AdaBoost learning algorithm and regression technique. In the process, the lookup table of AdaBoost learning is utilized. The proposed method is verified on the captured images under several real environments. Experimental results and analysis show the proposed method has a higher and faster performance than other well‐known methods.     

基于自适应门限的脉冲宽度鉴别器的设计与实现

脉冲宽度鉴别作为雷达工程中的一种抗干扰技术,是利用雷达信号脉冲宽度与干扰信号脉冲宽度之间的差异来抑制不同脉冲宽度的干扰脉冲信号。提出了一种新颖的脉宽鉴别方式,可以根据信号功率大小自动调节比较门限,实现对雷达信号的准确鉴别。     

基于CCD的阵列式光电相关鉴相系统的研究

本文介绍了应用CCD接收器实现光电相关鉴相的新方案。这一系统工作时,光强正弦调制的光波入射到由同频方波进行曝光控制的CCD上,两信号相关鉴相的运算在CCD的光照射-曝光控制-积分工作过程中完成,由于CCD输出的直流电平信号幅度与入射正弦光信号的位相差成正比,可以应用3次移相测量的方法,获得输入光信号的相对位相差的值,通过线阵CCD器件的实验验证了方案的可行性,研究中,单像素实验的相对测量误差小于0.2%,阵列实验的像素间测相误差小于1.0%。     

新型定向耦合器在DIFM中的应用

介绍了一种新型微带定向耦合器的原理和设计方法，给出了采用这种新型定向耦合器的微波鉴相器设计。并得到其误差性能的测试方法和测试结果。最后。介绍了一种基于这种微波鉴相器的瞬时测频接收机，并给出了用于温度补偿和误差校正的自动快速测试方法。     

集成移相网络分析与实现

本文较详细地分析了鉴频器用移相网络的特性和集成化难易点。介绍两种网络集成化的线路和版图实现的实例。由于此两种移相网络易实现集成化、免调整,越来越被设计集成电路的工程师重视。国外前几年已有采用此两种移相网络的集成电路商品化,国内近期已出现了类似的集成电路。