一种高精度CMOS带隙基准电压源设计

介绍了带隙基准电压源的基本原理,设计了一种高精度带隙基准电压源电路.该电路采用中芯国际半导体制造公司0.18 μm CMOS工艺.Hspice仿真表明,基准输出电压在温度为-10～120 ℃时,温度系数为6.3×10-6/℃,在电源电压为3.0～3.6 V内,电源抑制比为69 dB.该电压基准在相变存储器芯片电路中,用于运放偏置和读出/写驱动电路中所需的高精度电流源电路.     

双极型高精度大负载电流集成电压基准源设计

设计并实现了一种基于双极型工艺的2.5V高精度大负载电流集成基准电压源电路,通过对传统带隙基准电路的改进,设计中增加了电源电压分配电路、电流反馈电路和大电流驱动电路,实现高精度大负载电流的目标.通过Cadence软件平台下的Spectre仿真器对电路的温度系数、负载调整率、噪声、交流电源纹波抑制比、负载电流、启动时间等电参数进行仿真验证,得到了初始精度±0.5%,在-40～85℃范围内温度系数小于6×10-6/℃,负载电流0～50 mA,电源电压4.5～36 V,输出为2.5 V的集成电压基准源电路.该电路采用6 μm/36 VK极型工艺生产制造,芯片面积为1.7 mm×2.1 mm,具有过热保护、过流保护和反接保护功能.     

采用曲率补偿的高PSRR基准电压源

设计了一种输出电压为1.5 V的带隙基准电路.该电路采用标准CMOS工艺,工作电压为3～6.5 V.采用一种简洁的曲率补偿技术,使输出基准电压温度系数达到3×10-6V/℃.由于采用共源共栅输出结构,在室温27℃、频率小于1 kHz时,电源抑制比达到97 dB,电源影响率小于15×10-6V/V.另外,还设计了启动电路和电流源偏置电路,可以整体应用到SOC系统.     

一种带有失调消除电路的带隙基准设计

设计一种带有消除失调电压的带隙基准源。采用NEC的0.35μm 2P2M标准CMOS工艺,在Cadence Spectre环境下进行设计和仿真。该电路比传统的带隙基准电路具有更高的精度和稳定性。带隙基准的输出电压为1.274 V,在3~6 V的电源电压范围内基准电压随输入电压的最大偏移为0.4 m V;在-55~125℃的温度范围内,基准电压随温度的变化为4 m V,产生的偏置电流基本上不受电源电压的影响,而与温度成线性关系。该电路以增加芯片功耗和面积为代价,消除失调电压对电路的影响。基准电压电源抑制比可达到85 d B。     

一种高精度宽电源范围集成电压基准源设计

在SOC及智能功率集成电路中,对基准电压源的电源电压范围及输出驱动电流都提出了更高的要求.基于csmc 40VBCD工艺设计并实现了一种输出精度高、驱动能力强、电源电压范围宽的5V集成基准电压源电路.设计中通过HV_PMOS实现电源电压和基准核心电路工作电压的隔离,拓宽了电源电压范围,采用双重电流负反馈保证了基准电压的高精度输出.通过Cadence软件平台下的Spectre仿真器对电路的各项电参数进行仿真验证,得到电源电压范围9～30V,在-20～125℃范围内温度系数5.688×10-6/℃,启动时间6.369μs,负载电流0～40mA,输出为5V的集成电压基准源电路.     

低温漂高电源抑制的CMOS片上电流源

设计了一种用于驱动电路和模数转换器的片上电流源,该结构利用带隙基准的方法产生了一个与温度无关的参考电平,同时为了满足高电源抑制的要求,电流源中采用了运算放大器的负反馈环路来抑制电源到输出的增益,从而使输出电平与电源电压无关,然后通过电阻把电压转化为电流.该电路在0.35,μm、3.3 V的工艺下实现,芯片面积为0.03 mm2.仿真和测试结果表明,该电流源的温度系数为8.7×10-6/℃,在2.6～4 V的电源电压下均能正常工作,达到了系统要求.     

一种用于锂电池保护芯片的低功耗电压基准源

介绍了一种应用于锂电池保护芯片的低功耗CMOS电压基准源.该电路采用耗尽型NMOS管作电流源器件,结合负反馈,实现了稳定的电压基准.这种新型电压基准电路适用于锂电池保护芯片,提供检测基准电压.采用这种基准电路的锂电池保护芯片已在0.6 μm双层多晶硅单层金属的CMOS工艺下实现.测试结果表明,电源电压在2.5～5 V范围内变化时,输出基准电压为1.2 V,变化不超过5 mV,最大工作电流小于1 μA,休眠状态下电流小于50 nA,完全符合锂电池保护电路对低功耗基准源的要求.     

一种高精度带隙电压基准源改进设计

在原有经典三条支路结构的带隙基准电路基础上,通过减少带隙电压源的电流源镜像次数及控制电流源漏源电压,在减小器件失配影响的同时,进一步减小了沟道长度调制效应的影响,大幅度提高了基准电压源的精度,降低了温度系数.封装后200片统计测试的结果:输出电压精度为1.23±0.02V,标准偏差σ仅为0.007V,-40～85℃范围内的温度系数测试值在16ppm附近,芯片电源电流为100μA.该改进电路的设计仿真结果和流片测试结果有很高的一致性.     

两种新型CMOS带隙基准电路

文章介绍了两种CMOS带隙基准电路.它们在传统带隙基准电路的基础上,采用了低压共源共栅电流镜提供偏置电流,降低了功耗,减小了沟道长度调制效应带来的误差并使电路可以工作在较低的电源电压下;采用运放的输出作为共源共栅电流镜的偏置电压,使基准电压不受电源电压变化的影响.其中一种电路,还通过两个串联二极管的原理提高△VBE,从而减小了运放失调的影响.仿真结果表明,在工艺偏差、电源电压变化±10%以及温度在-20至125℃范围内变化的情况下,两种CMOS带隙基准的输出电压分别是1.228+0.003V和1.215±0.003V,温度系数仅为33.7ppm/℃和34.1ppm/℃;在电源电压分别大于2V和2.8V时,电源电压的变化对这两种基准的输出电压几乎没有影响;在33v电源电压下两个电路的功耗分别小于0.1mW和0.34mW.     

车规级LIN总线带隙基准设计

针对常规车载芯片中带隙基准电源抑制比(Power Supply Rejection Ratio, PSRR)差、电流驱动能力弱、功耗大等问题,提出了一种将输出的基准电压同时作为折叠式运放(Cascode)、尾电流管、缓冲器(Buffer)的新型动态偏置电路。基准电压经过该电路构成的负反馈,可以抑制电源电压或负载电流的波动。电路采用HH 90 nm CMOS工艺完成了建模,输出基准电压为1.18 V。仿真结果表明,在全工艺角下,输入电压可调范围为1.8～5 V,可驱动电流最高为8.2 mA;典型TT工艺角下,当电源电压为1.8 V时,静态电流为1.04μA,静态功耗为1.872μW;-40～+150℃的温度系数为6.6×10^-6/℃;空载频率为10 Hz时,PSRR为-89.6 dB。满足车规级局域互联网(Local Interconnect Network, LIN)总线对带隙基准性能的要求。