混合压缩比结构16×16阵列乘法器设计

在比较各种树型结构的基础上,提出了一种适合于16×16阵列乘法器的混合压缩比结构。并且采用改进布斯编码算法和符号补偿技术,用VHDL语言设计出了一个16×16有/无符号数乘法器。仿真结果表明,该乘法器综合性能优于采用IA和Wallace结构的乘法器,可用作数字系统中的乘法单元模块。所提出的混合压缩比结构还可以作为10-2压缩器应用于更高位数乘法器的设计之中,具有较高的实用价值。     

基于量子傅里叶变换算法的量子乘法器

乘法运算是许多量子算法中的基本运算之一.为了实现量子乘法运算并且尽可能少地使用辅助量子比特,提出了一种基于量子傅里叶变换算法的量子乘法器.在量子傅里叶加法电路基础上,设计了量子移位电路,并实现了两个n位二进制无符号数相乘的量子电路,其时间复杂度为O(n3).使用IBM提供的开源量子计算工具包Qiskit分别验证了两个2...     

解三对角方程的并行追赶法

针对科学计算和工程中常见的三对角方程组,本文提出了一种有效的并行解法,如果假定一次乘法或加法的时间为1个单位时间,一次除法的时间为3个单位时间,则该方法的时间复杂性为:20[N/P]+0(log_2P),其中P为并行处理机台数,N为方程组的阶数。在文献[1]中的各种并行算法,以循环奇偶约化法效率最高,在上述同样的假定下,其时间复杂性为:28[N/P]+O(log_2P),本方法比循环奇偶约化法提高效率约40％。文献[2]中提出的并行算法,在相同的假定下,其时间复杂性为:42[N/P]+0(log_2P),本方法提高效率一倍以上。     

三角形Toeplitz系统的并行求逆算法

<正> 本文给出了规模为n的三角形Toepfitz 系统的一种并行求逆算法。该算法所需处理机的台数p=n,并行时间步数T_p=O(log_2~2n),从而速度倍数s_p=O(n/log_2n)。另外,我们对多项式快速除法也作了相应的并行处理,并给出了三角形T 矩阵逆的一个显示表达式。     

基于CSD编码的16位并行乘法器的设计

文中介绍了二进制数的CSD(Canonic Signed-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少.该编码电路用于乘法器中可以减少一半的部分积数目,文中设计了一种16位有/无符号的乘法器,其采用了Wallace加法树和超前进位加法器,整个设计用Verilog HDL语言实现了RTL描述,并在Altera公司的FPGA上进行了实验验证,结果表明该乘法器是可行性的.     

150-AP浮点乘法器的设计

本文主要介绍150-AP浮点乘法器的设计特点:采用4位×4位的乘法组件,该组件每4位相乘得到8位乘积,然后用进位存储加法树方案来实现部分积的累加;该乘法器的结构简单,层次少,乘法全过程为2个时间节拍(每节拍143 ns);该乘法器采用流水工作方式,每拍可产生一个乘法结果。文中还对一些相关性很强的可以自身链结成闭环流水操作的指令,作了特殊安排,提高了乘法效率。     

一种基于复合域的ECC的快速乘法器

基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点,而有限域上的计算尤其是乘法计算极大地影响其加/解密速度。基于ECC中有限域乘法的重要性,该文给出了一种复合域GF((2m1)m2)上的快速乘法器。该乘法器采用并行计算和串行计算相结合的原则,增加少量硬件规模将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期,从而极大地提高了乘法器的计算速度。     

64位子字并行整数乘法器设计

介绍了一种64位子字并行整数乘法器,用相同的硬件可实现64bit×64bit的整数乘法操作操作,又可实现4个16bit×16bit的子字并行整数乘法操作.此乘法器采用了一种简单有效的修正算法,并在部分积累加之前合并了修正值.采用这种算法实现的子字并行乘法器总体结构与传统的乘法器结构不同.经过spice模拟,此乘法器达到了较优的延迟.     

一种多功能阵列乘法器的设计方法

为了实现不同数制的乘法共享硬件资源，提出了一种可以实现基于IEEE754标准的64位双精度浮点与32位单精度浮点、32位整数和16位定点的多功能阵列乘法器的设计方法。采用超前进位加法和流水线技术实现乘法器性能的提高。设计了与TMS320C6701乘法指令兼容的乘法单元，仿真结果验证了设计方案的正确性。     

快速小波变换的加速算法（Ⅱ）

1 小波变换的加速算法将文[10]的变换矩阵T(a)改写为: 根据文[10]的计算公式容易知道: cosα_N…cosα_2cosα_1=h0。因此易见每次计算的重点是做向量乘法。X_(2n)总计算量为:2Nn+2n乘法与2Nn加法。如果采用Mallat算法为4Nn乘法与2n(2N—1)加法,其运算量相差近一倍!同时,我们的算法非常简单,很容易实现。不过考虑到H与G已被按奇偶重新排列了,     

AD—100多种配置下的多项式函数计算

本文讨论AD-100具有两个乘法处理机、一个加法处理机和一个乘法处理机、一个加法处理机两种情况下的两个多项式函数求值算法。用这个算法求值一个几次多项式的时间分别为n+1和n+3周期(有些情况下为n+2。根据S.Winograd〔1〕1970年关于求值n次多项式的时间复杂性下界的证明,不难分析出本文提出的算法在给定的两种机器配置条件下几乎是最优的。本文的算法同样,适应于很多具有流水线结构的机器。     

运算器中的软件迭代算法

一、引言 在文献中,曾较详细地分析了常规乘法器的串行性,在此基础上,我们对运算器的串并行性作如下定义: 定义 一个算法的执行时间是O(n),则这一算法是串行的,一个算法的执行时间是O(log_2n),则这一算法是并行的。 定义中的n是参加运算的数的位数。显然,我们是以速度来判定一个算法的串并行性的,当然,度量一个算法的优劣,除了看其运算时间外,还必须考虑其价格能否被接受。     

微处理机系统的硬件乘法

乘法算法大多数的乘法算法是为了在时序机上用软件执行而设计的。硬件方法一般是由这些软件方法演变而来的。因此最简单的乘法器就是直接执行移和加的算法。在乘数位的控制下重复地加被乘数得到部分乘积的总和。这是二进制乘法的基本原理。按位检查乘数,确定是否要做加法。每做一步后用移位调整部分乘积以保持有效数。     

提高数字计算机乘法速度的逻辑方法

1.引言乘法是数字计算机的基本运算之一。虽然在解算许多题目时,加法、减法比乘法经常应用,但在大多数情况下机器的大部分时间则为乘法所占用。因为一次乘法的时间比一次加法或一次减法时间来得长。从事电子计算机的研究和设计人员几年     

数字计算机的高速乘法

引言本文介绍一种比布斯乘法快一到两倍的高速、并行的乘法运算的方法。快一倍的意思是对 n 个二进位数的乘法只用执行 n/2位的时间来完成。这种方法比通常采用的布斯乘法最多可以快到两倍,至少也不低于一倍,这由     

基于改进4-2压缩结构的32位浮点乘法器设计

本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘。整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns.     

基于改进4—2压缩结构的32位浮点乘法器设计

本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘。整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns.     

基于改进的BOOTH编码的高速32×32位并行乘法器设计

采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um的双层金属CMOS工艺实现,工作电压为3.3V,用于自适应数字滤波运算中。     

基于分治算法的ECC乘法器结构及实现

针对椭圆曲线密码体制中的有限域乘法运算,讨论基本的串行结构、并行结构以及串并混合结构乘法器的硬件实现及存在的缺陷,提出一种改进的乘法器结构。该结构利用分治算法,通过低位宽乘法运算级联,降低运算复杂度,减少所需的时钟数。FPGA实验结果证明新结构在相同频率下有更小的面积和时间乘积。GF（2^233）域上椭圆曲线点乘采用此结构一次计算仅需0．811ms,满足椭圆曲线密码体制的应用要求。     

解三对角方程组的多重特解法

<正> 在并行机上求解一般三对角方程组已有不少算法。主要有四类:基于LDU分解的倍增法和逐段并行法;APG迭代;基于Cramer法则的倍增法;以及循环奇偶归约法。本文将先对上述四种算法作简要评论,然后提出特别适合并行计算的多重特解法,并与其它算法作出比较。一、对已有算法的评论 Stone于1973年提出的倍增法需求解一个二阶递推方程和二个一阶递推方程。在阵列式理论模型上算法的时间复杂性为 (1210g_2n+2)t_*(5log_2n+1)t_++4t_÷(1)这里t_*、t_+和t_÷分别为执行并行乘法、加法和除法所需的时间。对从椭圆型方程导出的