一种辐射发射近场测试系统方案的设计与优化

辐射发射(RE)的设计和远场测试整改复杂、成本高,为了解决中小规模公司缺乏低成本、简单的近场摸底测试系统的问题,设计验证了一种基于数字示波器的近场辐射发射测试系统,可用于获取远场RE102测试的频谱走向和趋势,使产品的EMI认证成本减少1/3,试验周期缩短1/5.为远场测试整改难度大、成本高的问题提供了一种解决方案.     

某型网络交换机辐射发射超标的分析与整改

针对某网络交换机产品的辐射发射超标问题,论述了辐射发射超标问题的整改方法和思路。依据EMC三要素,结合SI/EMC仿真及相关仪器设备(频谱仪、示波器、近场探头),对问题进行了详细的定位分析,最终确定了P12引脚的时钟频率信号是造成产品辐射发射超标的原因。在P12电路上增加10Ω匹配电阻后,产品的辐射发射测试结果符合GB 9254-2008 Class B的标准限值要求。     

EMI电源滤波器的设计探讨

电源EMI滤波器是一种抑制传导发射和辐射发射非常有效的方法.分析了电源线上的干扰类型,开关电源产生EMI的原理及其拓扑结构.讨论了电源EMI滤波器的设计和器件选取原则,并提出有关安装电源EMI滤波器时应注意的几个问题.     

使用发射信道模型降低液晶显示屏电磁干扰

本文介绍一种发射通道模型来仿真液晶显示屏所产生的电磁干扰噪声。通道模型包含基于IEC61967-2标准(横电磁波传输室的辐射发射)的封装、印刷电路板以及辐射柔性印刷电路板等模型来仿真电磁发射能量。最后,本文所用的仿真平台已经验证带有不同时序控制驱动器的真实37"液晶显示屏,而实验结果显示降低电磁干扰的效果极佳。配合所提出的发射通道模型,我们能够很容易的设计低发射驱动器,避免因电磁干扰问题所导致的成本增加。     

隔离驱动器RE102屏蔽方法分析和应用

电场辐射发射强度（RE102）指标是隔离驱动器电磁兼容试验过程中的考核指标,辐射发射强度的强弱直接影响电磁兼容试验的成败,进而影响整个任务的成败。针对电场辐射发射强度展开理论研究,并分析引起指标超标的辐射发射源头。采用一种有效降低辐射发射强度的关键技术,对比了采用关键技术前后的电磁兼容试验数据,验证了理论研究的屏蔽效果与试验测试结果相符合,屏蔽措施有效降低了辐射发射强度。通过工程应用,满足系统辐射发射指标要求。     

EMC设计中的辐射发射指标分解

随着电磁兼容(EMC)设计系统法的逐步推广,在设计过程中就必须对电磁兼容的一些指标进行分解.依据分解指标在系统设计中进行指标控制,设计初期就各分系统、各单元、各单板逐层进行EMC控制.本文就此介绍了一种电磁兼容中辐射发射项目的分解方法,对其实用性进行了分析,同时给出其控制辐射发射指标的设计要点.     

电子设备抑制电场辐射发射工程设计及改进

从PCB、接地、屏蔽、滤波等几方面介绍了电子设备抑制电场辐射发射的设计措施,就可能导致电场辐射发射试验超标的情况进行了说明。结合工程案例,对试验过程中的辐射超标问题进行理论分析,详述了改进设计中使用的铁氧体磁环的滤波原理,提出了如何根据试验数据选择合适铁氧体的设计方法,并结合试验证明所进行的理论分析合理,所采取的设计措施有效。     

医用设备电磁发射超标案例

通过介绍医用设备辐射发射和传导发射测试的不合格案例,分析了问题产生的原因及其解决措施,总结了用RCD钳位电路抑制器件产生的尖峰脉冲、以及调整接地阻抗抑制传导发射的整改方法,为相关产品的电磁兼容整改提供思路参考。     

基于SIwave的设备级辐射发射仿真分析

针对自制红外报警设备的近场辐射发射特性问题,提出了利用SIwave-Designer-HFSS三种模块对该设备的电源PCB、报警器PCB、机箱外壳三部分模型进行场路协同仿真的分析方法,并通过PCB板近场分布及观测点处场强的仿真与实测结果对比证实了该方法的可行性。基于SIwave的设备级辐射发射协同仿真方法是一种通用方法,适用于包含多块PCB及外壳的电子设备辐射发射特性的仿真分析。     

手机辐射杂散问题的分析

辐射杂散问题是手机EMC设计中的常见难题。引起RSE问题的因素较多，同样的表现形式可能存在不同的根源。以GSM制式为例，分析了手机产品辐射杂散问题的形成原因，即：带外寄生发射、带内变频产物发射、不同因素导致的谐波发射超标以及开关谱引起的主频边带发射超标等，并针对不同的问题类别，提出了相应的整改建议。     

基于片上系统的时钟复位设计

从方法优化和电路设计入手,提出了基于片上系统(SOC)的复位方法和时钟复位电路.设计了片外按键复位电路、片内上电电路、晶振控制电路、片内RC低频时钟电路、槽脉冲产生电路、分频延时电路、时钟切换电路及异步复位同步释放电路等电路模块.以上电路模块构成了片上系统的时钟复位电路,形成了特定的电路时钟复位系统.该时钟复位系统将片外按键复位与片内上电复位结合起来,形成多重复位设计,相比单纯按键复位更智能,相比单纯上电复位则更可靠.另外,该时钟复位系统还采用了片内RC振荡时钟电路等一系列电路,借助片内RC时钟实现对芯片的延时复位,进而在保证复位期间寄存器得到正确初始化的同时,还使得芯片能够始终处在稳定的晶振时钟下正常工作.相比传统的时钟复位电路,该时钟复位系统既便捷,又保证了系统初始化和系统工作的可靠性.     

光传送网中复用映射电路的设计

为了简化光传送网中光数据单元的时钟电路设计、降低成本,提出了一种基于均匀缺口时钟的同步电路。首先,采用异步FIFO实现缺口同步时钟的生成;然后,通过带有缺口的同步时钟设计了一种复用映射电路,处理不同类型的光数据单元,实现信号频偏吸收、时钟数据恢复和前向错误纠错。并通过电路仿真证明,该方案设计的电路可达到与传统方案相同的性能,且设计和实现采用虚拟时钟替代锁相环,使电路更加简单经济。     

一种适用于SoC的时钟复位管理电路设计

给出了一套适用于SoC芯片的时钟和复位管理电路设计范例,详细介绍了SoC芯片中的时钟和复位管理电路的实现方案。其中时钟管理电路支持输入时钟可选、PLL动态变频、时钟门控管理和时钟状态查询功能,能够灵活的控制各模块输入时钟开启或关闭,很好的支持SoC芯片低功耗工作模式。复位管理电路支持复位输入控制功能和复位状态查询功能。复位输入控制可以选择使能或不使能复位源触发系统复位。     

面向电荷泵的占空比可调四相时钟发生电路北大核心

针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题，提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块，通过控制延时时间对输出时钟信号的占空比进行调节，避免了时钟相位的交叠。对延时单元进行了改进，在外接偏置电压条件下，实现了延时可控。基于55 nm CMOS工艺的仿真结果表明，在10～50 MHz时钟输入频率范围内，该四相时钟发生电路可以稳定输出四相不交叠时钟信号，并能在1.2 V电压下驱动十级电荷泵高效泵入11.2 V。流片测试结果表明，该四相时钟发生电路能够产生不相交叠的四相时钟波形，时钟输出相位满足电荷泵驱动需求。     

时钟电路的电磁兼容设计

时钟电路是数字电路的重要组成部分,其电磁兼容设计是一个复杂的问题。文章在分柝脉冲频谱特性的基础上,研究了时钟电路的电磁干扰问题,提出了时钟电路电磁兼容设计的基本方法。     

时钟偏斜补偿电路设计与实现

时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。     

计算机时钟信号电磁信息泄漏分析

时钟电路在数字电路中占有重要位置,对实现数字电路的功能起决定作用。如果从计算机安全方面考虑,时钟电路同时又是产生电磁辐射的主要来源。本文对计算机时钟信号给出了相关的时域、频域特征,同时对其电磁信息泄漏进行了详细地理论分析。     

A direct-skew-detect synchronous mirror delay forapplication-specific integrated circuits

A nonfeedback CMOS digital-clock-generator, direct-skew-detect synchronous-mirror-delay (direct SMD) circuit has been developed that achieves clock-skew suppression in only two clock cycles for application-specific integrated circuits having unfixed and various clock paths. The direct SMD circuit detects both clock skew and clock cycle by using a direct-skew detector and clock-suspension circuitry. The skew-detection scheme removes the phase errors caused by delay in the clock-driver circuit. Measurements demonstrated that the direct SMD circuit eliminates various amounts of clock skew (2.0-3.0 ns) at 200 MHz in two clock cycles     

PCB板时钟电路的电磁兼容设计

为了研究PCB集成电路板中时钟引起的电磁兼容问题,采用了仿真数值计算的方法,对时钟电路的电磁兼容设计时几种主要影响因素进行分析研究,确定了在PCB集成电路板设计时的时钟选择原则,以及时钟电路电磁兼容设计时的具体对象和内容,通过优化时钟设计的布局和布线来达到提高了PCB板电磁兼容设计。最后提出了可以有效切断PCB板上时钟干扰传播途径的几种措施,为工程技术人员提供一种解决相关问题的思路。     

基于BUFGMUX与DCM的FPGA时钟电路设计

与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。