基于Proteus的车载温度时钟系统设计与仿真

利用Proteus虚拟系统仿真技术（VSM）开展单片机应用系统的设计仿真有助于快速掌握单片机原理、接口技术以及多种外围器件的使用,积累开发经验。基于ProteuS给出车载温度时钟显示器的设计,利用软件提供的数字温度传感器、实时时钟／日历芯片仿真模型．实现温度、时间、日期的读取显示及时间、日期设置等功能,给出仿真测试结果。     

基于改进K-means的电能表时钟异常状态智能检测方法

为了最大限度降低因时钟状态异常给电能表性能带来的影响,提出基于K-means的电能表时钟异常状态检测方法。采用K-means聚类算法对原始的时钟运行数据进行预处理,利用阈值参量将时钟信号划分为噪声信号和正常信号两类,再计算待检测时钟信号中噪声信号的含量,并通过比较计算结果与时钟允许噪声含量之间的关系,实现异常状态检测。测试结果表明,设计方法实现了对时钟不同程度异常状态的准确检测,可靠性较高。     

基于全球定位系统的高精度事件顺序记录系统

为了满足事件顺序记录（SOE）系统数百微秒级分辨率的要求,系统必须实现精确到微秒级的全局时钟同步。通过对现有同步方法的评估并对时钟同步过程误差产生原因的着重分析,利用全球定位系统（GPS）信号为时间源的网络时钟协议（NTP）校时服务器,提出了一种基于改进NTP服务器同步法和1PPS秒脉冲同步法相结合的新方法。新方法利用先进的NTP服务器同步全局秒时钟,消除控制站间时钟误差,并解决同步过程中出现的“跨秒”问题;用1PPS秒脉冲同步毫秒计数器时钟,消除现场可编程门阵列（FPGA）晶振累积误差。该方法实现简单,同步精度高,系统稳定性好。使用该同步方法实现的SOE系统分辨率达0.5ms,并成功应用于某火电厂汽轮机保护装置。     

基于FPGA的GPS同步时钟装置的设计

在介绍了GPS同步时钟基本原理和FPGA特点的基础上,提出了一种基于FPGA的GPS同步时钟装置的设计方案,实现了高精度同步时间信号和同步脉冲的输出,以及GPS失步后秒脉冲的平滑切换,给出了详细设计过程和时序仿真结果。     

基于GPS时钟同步的计时脉冲信号发生器设计

为实现分布式测量的高精度时统,将广泛应用的GPS技术应用于时间同步上,提出了一种利用GPS秒脉冲时钟的信号发生器设计方案.该方案采用U-BLOX公司的RCB-4H GPS模块轴出秒脉冲信号作为同步信号,ALTERA公司的MAXⅡ系列CPLD芯片作为核心控制器实现计时脉冲产生和申口通信功能,通过软、硬件设计,开发出了基于授时型GPS模块的计时脉冲信号发生器系统.试验数据表明:系统运行稳定可靠,脉冲精度高,为无线电信标的高精度定位提供了侧试手段和基础.     

全数字化PET系统时间信号基准模块设计

为了满足为全数字化PET（正电子发射断层扫描仪）系统中前端电子学模块提供时间信号基准的时钟信号的要求,采用FPGA和AD9516-4芯片设计了一种时间信号基准模块。针对时间信号基准的要求,提出了通过参考基准频率由锁相环产生高频信号,同时利用分频器实现了对高频时钟信号的分频,并用LVDS（低电压差分信号）模式对生成的多路时钟信号进行输出,从而获得了多路频率、相位、幅值均相同的同步时钟信号的方法。相比于其他方法实现的时钟分配模块,本方法具有高精确度,低功耗和高稳定性的特点。该模块已经在全数字化PET系统中使用,验证了该模块具有高精确度和高稳定性的特点。     

基于多源授时原理的高精度同步时钟研究

随着我国智能电网建设进程的不断推进,需要保证各种电力设备以及自动化系统都在同一基准时间下运行,因此保证授时系统的可靠、稳定、精确授时是当前的主要目标。针对当前所存在的问题,本文提出一种基于多源授时的高精度同步时钟授时方案,在正常状态下通过北斗时钟与GPS时钟提供授时信号,并针对两者的授时信号的可靠性进行主授时源的选择,通过卫星秒时钟同步晶振秒时钟,并通过数字锁相环模块进行信号误差处理,最终实现高精度同步时钟输出。     

日历时钟自动校准及调整

日历时钟时常跑快跑慢的现象普遍存在,经过日积月累,就会产生较大的误差.为了解决这一问题,我们设计了能够自动校准和调整运行速度的日历时钟.通过接收中央人民广播电台播出的中心频率为106.1MHz的调频信号,并解调出原来的音频调制信号,利用两个锁相环路分别跟踪800HZ和1600HZ的报时音频信号.锁相环路的输出引起单片机外部中断,中断程序排除干扰后完成对日历时钟的自动校准:并根据运行误差,对日历时钟芯片X1205内的数字微调寄存器和模拟微调寄存器进行微调补偿,实现其运行速度的自动调整.     

数字前端功耗降低方法的仿真研究

数字前端是当前移动通信的研究热点,由于传送的信号是一种高频率,宽频带的动态信号,模拟前端信息处理方法不适合,且传统不均匀采样信号处理方法生成多个同频率不同相位的时钟信号,导致数字前端功率消耗较大.为了降低数字前端功率消耗,结合可编程逻辑器件(FPGA)的特有结构,设计了一种随机时钟产生模块,并利用所产生的随机时钟作为数字前端中模数转换器(ADC)的工作时钟频率,以产生不均匀采样ADC,从而有效地降低数字前端的功率消耗.仿真结果表明,所设计的FPGA模块能够产生随机性很好的时钟信号,且优于现有的设计方法,证明随机性越大的时钟信号能有效降低数字前端的功率消耗,为通信前端设计提供了依据.     

利用DS1302时钟芯片实现“时间锁”的方法

1 概述 DS1302是美国Dallas公司推出的一种实时时钟芯片。它通过串行方式与单片机进行数据传送,能够向单片机提供秒、分、时、日、月、年实时时钟信息,并可对月末日期、闰年天数自动进行调整。本文介绍利用此芯片实现“时间锁”的方法,即对     

基于PCF8563的数字钟FPGA设计与实现

针对基于时钟芯片的数字钟系统进行了研究,采用FPGA作为主控芯片通过I_²C总线实现对实时时钟芯片PCF8563的读写控制,实现了时钟/日历切换显示,对时钟/日历手动调校。在调校状态下,实现了数据移位时数码管闪烁指示功能。给出了系统设计以及FPGA各模块详细设计,通过SignalTap逻辑分析仪,验证了系统功能实现的技术可行性,并在开发板上完成调试,对FPGA开发人员有一定的借鉴意义。     

同步数字系统时钟分布及偏斜补偿技术研究

本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。     

一种有效的多时钟网络时钟树综合方案

时钟树综合在芯片设计后端物理设计过程中,对于保证数字集成电路的时序是非常重要的。针对设计中存在的分频时钟,在时钟树综合时,将源时钟和分频时钟放在同一个时钟树中,把分频时钟的时钟网络作为源时钟的子树,很好地解决了分频时钟和源时钟之间的时钟偏移,满足了同步时序要求。该方法用于实际设计项目中,取得了非常好的效果。     

基于多中继散射组网的时钟恢复方案

由于目前存在的准同步时钟恢复方案不能够满足多中继散射通信的抖动指标,所以提出一种在多中继的散射信道中的低抖动时钟恢复方案。该方案由一个数字锁相环和一个模拟锁相环共同实现,即双环提取方案。数字锁相环主要是利用定时误差恢复出一个存在抖动的时钟,再由模拟锁相环对恢复出的抖动时钟进一步提纯。传统时钟恢复方案的误差为输入码率下的一比特时长,该新型方案将提高误差精度,从而大大降低在多中继传输中的时钟抖动,这将是散射通信组网的关键技术。     

Mapping of user interfaces on electronic appliances

The purpose of this study was to investigate mapping of user interfaces on consumer electronic appliances. A digital clock with five different interface modes was chosen for the experiment. Forty elderly subjects (above 65 years) and 40 middle-aged subjects (45-64 years) participated in the study. Every subject had to complete three different tasks, namely time setting, alarm time setting and date setting. The researchers investigated what problems were encountered when performing these tasks and collected data such as operational time, the number of total inputs, subjective estimation and interview information. The findings of this study indicated that the interface modes had significant effects on operational time, the number of total inputs and subjective estimation. Finally, the study confirms that when the spatial relationship between buttons and display contents are clearly indicated, the operation is easier to complete.     

快速全数字逐次逼近寄存器延时锁定环的设计

全数字延时锁定环在现代超大规模系统芯片集成中具有重要的作用,用于解决时钟偏差和时钟生成问题。传统的全数字逐次逼近寄存器延时锁定环存在谐波锁定、死锁和锁定时间比理论时间长的问题。为此,通过改进逐次逼近寄存器的电路结构,采用可复位数控延时线,设计一种改进型宽范围全数字逐次逼近延时锁定环,以解决谐波锁定和死锁问题。基于中芯国际0.18μm CMOS数字工艺,实现一个6位全数字逐次逼近寄存器延时锁定环。仿真结果表明,最长锁定时间为6个输入时钟周期,验证了所提方法的正确性。     

IMA系统发送端数据跟踪电路设计

反向多路复用（IMA）技术可以充分利用信道带宽及使用多条低速信道来传输中速数据。本文介绍一种应用在移位置数法（以比特为单位）IMA系统中的发送端的数据跟踪电路。移位置数法即使用移位置数芯片或算法,通过与数据信号同频的时钟将一个输入端的连续比特信号在几个时钟周期后同时加载到几个发送端上一齐发送,在接收端再进行逆转换恢复原信号。这种方法要求发送端时钟的准确和同步。本文使用超高速集成电路描述语言（VHDL）设计数据跟踪电路,在电路中高频时钟可变的情况下,可以准确跟踪将要发送的数据流,输出同步的时钟。     

仿真系统中的时钟同步算法

研究当前仿真系统中的时钟同步问题和网络时间协议（NTP）。在NTP的基础上通过引入“主从服务器”模式、客户端时间推进和事件注册机制,实现一种适用于分布式仿真系统的、具有较高精度的软件时钟同步算法,给出同步系统的设计和实验方案。根据对实验数据的分析,验证该算法是一种简单有效的高精度时钟同步算法。     

一种基于单片机的多功能数字钟

介绍了多功能数字钟的系统设计。系统具有时间设置及显示、闹钟、温度显示、遥控止闹等功能。系统以MSP430为核心,该单片机内部集成了温度传感器,极大地简化了硬件设计。因为MSP430内部中断资源丰富,键盘扫描、温度转换、定时等均采用中断触发,减少了系统响应时间,提高了软件执行效率。     

基于DP83640的高精度时钟的研制

文章基于DP83640研制了一种高精度时钟。该方案在分析了DP83640的时钟电路结构的基础上，阐述了如何使其内部的时钟与UTC时间获得较高的同步精度的方法，从而实现了可以获得任意时刻的高精度时间的高精度时钟。