全数字延时锁定环的研究进展

全数字延时锁定环在现代超大规模系统芯片中具有极其重要的作用,被广泛地用于解决系统时钟的产生和分布问题,因此详细分析其研究进展具有一定的理论意义和实际应用价值.首先在分析延时锁定环工作原理的基础上,阐明了全数字延时锁定环相对于全模拟和混合信号延时锁定环具有的优点.其次详细阐述了全数字延时锁定环的发展过程、研究现状和存在的问题,尤其在指出传统逐次逼近寄存器延时锁定环存在谐波锁定、锁定时间没有达到理论值和死锁三个问题的基础上,对各种改进型逐次逼近寄存器延时锁定环的性能进行了对比分析.最后对全数字延时锁定环的未来发展趋势进行了展望.     

用于DVFS片上系统的全数字SARDLL设计

针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,采用改进的可复位数字控制延时线方法,在减小面积和提高最高工作频率的同时,有效地解决传统全数字逐次逼近延时锁定环的谐波锁定和零延时陷阱问题。整个延时锁定环采用 TSMC-65 nm CMOS工艺标准单元库实现,仿真结果表明,在典型工艺角和25℃情况下,工作频率范围为250 MHz~2 GHz,锁定时间为固定的18个输入时钟周期,当电源电压为1.2 V、输入时钟频率为2 GHz时,功耗为0.4 mW。     

DDR SDRAM控制器中全数字延时锁定环的设计实现

介绍了一款可应用于DDR SDRAM控制器的基于标准单元的全数字延时锁定环(DLL)。该DLL可集成性和工艺兼容性好,可以减少DLL的设计时间和设计复杂度,非常适合系统级芯片使用。该设计采用0.18um CMOS数字工艺实现最终版图,工作频率范围达到200MHz至400MHz,无谐波锁定出错,且闭环特性可以跟踪工艺、电压、温度(PVT)变化。仿真结果表明该设计能够产生DDR SDRAM控制器规范所要求的一段固定延时(tSD)来保证DDR SDRAM控制器正确捕获存储器输出数据(DQ)。     

用于SAR ADC中的双通道逐次逼近寄存器的设计与实现

完成逐次逼近逻辑的逐次逼近寄存器(SAR)在逐次逼近模数转换器(ADC)中的设计相当重要,它控制着整个SAR ADC的正常运行。提出一种新型且结构简单、能在一次AD转换中基于同一组时钟序列信号同时完成两路12 bit数据(即24 bit数据)信号的逐位逼近转换和存储的无冗余码SAR结构。基于CSMC 0.5μm CMOS工艺采用全原理图输入的方法来实现,最大程度地简化了电路结构和面积,效率高且开关功耗可降到最小。     

多FPGA设计的时钟同步

在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能。为减少时钟偏差,该文提出一种多数字延迟锁相环(DLL)电路。该电路将时钟的传输电路放入DLL的反馈环路。利用DLL的延迟锁定特性,对FPGA间的时钟传输延时进行补偿,减少FPGA间的时钟偏差,解决多FPGA的时钟同步问题。     

一步一步演示AD转换器进程

逐次逼近A/D转换器是A/D转换器的一种,其功能是将模拟量经过＂量化＂变转换成数字量。其结构主要由比较器、D/A转换器、逐次逼近寄存器和逻辑控制单元等组成。     

基于SQL Server锁定数据技术的探讨

数据锁定技术是多用户数据库系统极其重要的技术。通过对SQL Server锁定数据技术的研究，在锁定粒度、热点争用、死锁以及提高应用程序系统稳定性等方面，进行了较为深入的探讨。在解决锁定争用、降低死锁的技术关键难点方面，提供了有效的技术实现途径。     

数字延迟锁定环设计技术研究

数字延迟锁定环(DLL)可以产生精确的延迟效果而基本不受工艺、电源和温度等影响，常用来生成稳定的延迟或多相位的时钟信号。该文利用D触发器实现鉴相，给出了一种简洁新颖的数字电路技术的延迟锁定环(DLL)的设计方法。模拟结果表明：该DLL在工作频率范围内支持0°～360°相移，从复位到稳定的时间为2 688个参考时钟周期。在0.35μm SMIC digital CMOS工艺模型下，鉴相精度达到200ps，工作频率范围在23MHz ~ 200MHz。该电路还具有可编程特性。     

模数转换片AD574及其与8031单片机的接口

<正> 一、AD574的内部结构及引脚功能A/D转换器的功能是将未知的连续模拟输入信号转换为数字信号,然后送入微机处理。AD574是一种转换速度较高的12位逐次逼近型带三态缓冲器的模数转换器,它是28引脚双列直插式封装的芯片,其原理结构及引脚如图1所示。从图中我们可以看出,AD574是由两部分组成的,一部分是模拟芯片(图中阴影部分)由高性能的12位D/A转换器和参考电压组成;另一部分是数字芯片,由控制逻辑、时钟、逐次逼近寄存器(SAR)和三态输出缓冲器组成。AD574的引脚功能分类如下:     

DVB-C接收机中的时钟恢复电路设计

论文提出一种DVB-C基带芯片中全数字时钟恢复电路的解决方案。环路为反馈结构,包括插值器、时钟误差检测和环路滤波器三个部分。A/D提供4倍符号率以上的采样率,误差检测采用Gardner算法,并做线性插值。通过调节环路滤波器的增益减小时钟误差抖动,同时提出一种判断环路锁定的检测方法。仿真结果表明,环路能够捕获400ppm的时钟频率误差,支持16-、32-、64-、128-、256-QAM调制方式,提供稳定收敛和优异的性能。     

公租房背景下NB-IoT安全智能锁系统解决方案

针对公租房市场中租赁客户身份复杂、变动频繁,难以安全有效管理、阻止租户转租难题,设计了一个基于NB-IoT（Narrow?Band?Internet?of?Things）的安全智能锁系统。它利用位置证明和时间戳加密机制,实现了对房屋安全门锁权限统一管理,并可防止远程开锁、重放攻击及中间人攻击。理论分析和测试结果表明,所提方案能够在安全高效管理公租房屋、阻止用户的转租的同时,具备较低的计算和通信开销。     

智能车位锁管理系统设计

为了解决广大市民停车难、停车贵等问题,将ZigBee与WiFi无线通信技术相结合,并引入实时时钟模块和继电器模块,通过软、硬件开发设计了智能车位锁管理系统.当有取车或停车需求时,手机用户通过WiFi接入网络并发送需求指令,ZigBee协调器收到通信请求后发送无线数据到指定终端,从而控制车位锁的升降.此外,该系统利用RTC实时时钟模块可计算停车时间并扣取费用.通过实验验证了该车位锁管理系统的有效性.本管理系统的设计为全市停车场进行联网提供了一种新方案.     

并行和分布式计算机监测系统的全局时钟设计

在分布环境下高度精确、可靠并且具有容错和检错能力的全局时钟是并行和分布式计算机监测系统中的一个极其重要的组成部分,它直接决定子分布环境下监测工作的精度以至最终的监测分析结果,本文以并行和分布式计算机监测系统ＭＳ－１为例,介绍了一种全局时钟设计方案,这种设计方案结合数字技术和锁相技术,采用容错和检错设计,具有理想的精度和可靠性以及很低的连接成本,事实上,该时钟的设计思想可适用于任何分布式实时系统。     

0.001 3 mm2自动频率校正算法电路的设计及应用

在高速串行接口PCIE2.0的设计中,为了保证数据传输的正确性,数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的锁定时间,提高时钟稳定性,在传统的顺序搜索自动频率校正算法电路的基础上,提出了一种新的二进制搜索算法校正电路,并且应用于5 GHz的锁相环中,最大校正时间为22.5 μs。锁相环在SMIC 55 nm CMOS工艺下流片,SS工艺角下,AFC电路的面积为0.001 3 mm2。经测试,锁相环能够快速锁定,性能良好。     

Coordinated optimized scheduling of locks and transshipment in inland waterway transportation using binary NSGA‐II

Traffic congestion in inland waterways caused by insufficient throughput capacity of locks has become a compelling problem in developed inland shipping countries. In order to avoid excessive time wasted in waiting for lock service, it is suggested that some types of cargoes should be unloaded at the quays and transported by road/train to their destinations, which is called water–land transshipment. By this means, the ships are divided into two groups that either pass the lock or are transshipped at the quays, engendering the lock and water–land transshipment co‐scheduling (LWTC) problem. This paper focuses on the LWTC, where the roll‐on roll‐off ships, passenger ships, and general cargo ships that can be transshipped and other ships that can only pass the lock are considered in a lock‐quay co‐scheduling system. The LWTC problem is decomposed into an outer‐layer main 0‐1 optimization problem and two inner‐layer subproblems: lock scheduling and berth allocation. A multiobjective optimization model is proposed for the LWTC problem based on its two‐layer structure. To solve the LWTC problem, a hybrid heuristic method is proposed, where a modified binary nondominated sorting genetic algorithm II is proposed to solve the main problem, and the two subproblems are solved by specific heuristics. The proposed model and hybrid method are tested on instances extracted from historical data of traffic at Three Gorges Dam, the results of which demonstrate the feasibility of the model and the superiority of the proposed hybrid heuristic method over other comparisons.     

基于USB加密锁的软件防盗版方法

为解决现有软件防盗版方法易于破解和使用不便的问题,设计实现一种基于USB加密锁的软件防盗版新方法。该方法先在USB加密锁内写入一个用户密钥,在软件第一次启用时将USB加密锁内的唯一性密钥和用户密钥同时写入计算机注册表中,在软件运行过程中定时比对USB加密锁和计算机注册表中2个密钥的一致性,由此判断用户的合法性。将该方法用于某商业软件,结果证明其可以有效防止盗版行为。     

基于IPv6和LoRa的智能门锁系统设计

目前在智能锁通信架构普遍采用WiFi、蓝牙、ZigBee等通信技术和IPv4协议,不能兼顾长距离传输和低功耗的需求,存在管理不便、安全性较低、IP地址匮乏等问题;针对这些问题,设计了一种基于IPv6和LoRa的智能门锁系统,系统由执行层、网络层、服务层和应用层四部分组成;门锁终端采用STM32L151CBU6微控器为主控制器,在云服务器上部署LoRa服务器和Java Web应用实现系统的管理和控制;测试表明,一个网关可覆盖一栋约11层楼的有效区域,一节1000 mAh电池可用1.8年,该系统拥有功耗低、通信距离长、安全性高等优点。     

基于TDLAS技术气体浓度测量的快速拟合方法

基于可调谐二极管激光吸收光谱(Tunable Diode Laser Absorption Spectroscopy,TDLAS)技术的气体浓度测量系统通常以吸收光谱的归一化二次谐波信号反演气体浓度。然而以常用的数字锁相技术提取归一化二次谐波信号的方法消耗资源多、计算量大。为简化计算量,一种基于广义级数展开快速拟合的方法被提出,首先测量激光器的入射平均光强,结合光强调制系数计算线型函数及其平方项的傅里叶展开系数,即可拟合出归一化二次谐波信号。构建了CO2气体吸收光谱检测实验,实验测试及仿真计算结果表明采用本文方法拟合的结果与通过数字锁相技术实测的信号之间最大相对误差仅为2‰,计算消耗的时间却远小于后者,简化了系统资源,有利于TDLAS技术气体浓度测量系统的小型化、数字化。     

无晶振快速锁定高精度锁相环设计

提出了一种无晶振锁相环结构,可快速锁定所需频率,并对模拟和数字模块分别进行了验证。模拟模块原理与经典结构相似,数字跟踪分频器模块利用初始时PLL不精确时钟搜索系统中的信号,根据搜索到的基准时钟调整PLL的输出,只需一个主机基准信号就可精确锁定所需的时钟频率。     

基于改进型二阶广义积分器的单相锁相环设计

针对传统基于二阶广义积分器的锁相环(SOGI-PLL)存在谐波抑制能力差、抗直流干扰能力不强的问题,提出了一种基于改进型SOGI的新型锁相环结构。该结构将两个SOGI模块串联,可以很好地消除电网存在的谐波分量以及直流干扰。针对传统的锁相环结构在面临电网频率波动时,无法对其进行自适应跟踪这一不足,采用了过零检测的方法来获得电网的实时频率,并将其直接馈送至改进的SOGI结构的谐振频率处,有效地提高了锁相环的频率自适应能力。仿真和试验结果均表明,所设计的改进型二阶广义积分器的锁相环具有锁相精度高、动态性能好的优点,对单相光伏并网技术的实现具有很好的参考价值。