用于有机发光二极管的具有开关漏电抑制能力的像素电路

本文介绍了一种用于有机发光二极管微显示系统的像素电路,该电路具有开关漏电抑制能力。在信号保持期间,电路采用无外部输入的自参考环路跟踪内部节点电压,达到漏电抑制的目的。采用该漏电抑制技术可以用更小的存储电容获得更长的保持时间。采用0.35-μm CMOS 工艺实现了一个60×80像素阵列的试验系统,像素面积是15×15 μm^2。测试结果表明,本文提出的像素电路获得了超过500ms的保持时间,在100pA~3nA输出电流范围内获得了良好的精度和线性度。     

一种提高硅基OLED微显示器对比度的像素电路

提出了一种应用于硅基有机发光二极管(Organic light emitting diode,OLED)微显示驱动芯片的新型像素单元电路,具有三个MOSFET和一个存储电容。相比传统的电压驱动像素单元电路,增加的一个MOSFET,可以根据输入数据的变化,自动调节其等效电阻,降低像素单元的最小输出电流。本像素电路能够在较宽的OLED公共阴极电压范围内维持很大的电流比率。该电路采用SMIC 0.35μm 2P4M混合信号工艺进行设计,目前已成功应用于一款分辨率为800×600,像素节距为15μm×15μm的硅基OLED驱动芯片,经测试验证,输出电流范围为280pA~65nA,可以同时满足OLED阵列高亮度和高对比度的要求。     

CMOS有源像素传感器特性分析与优化设计

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路.该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片.在8μm×8μm像素尺寸下实现了57%的填充因子.测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB.理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低.在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.     

CMOS有源像素传感器特性分析与优化设计

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路.该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片.在8μm×8μm像素尺寸下实现了57%的填充因子.测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB.理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低.在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.     

A New CMOS Image Sensor with a High Fill Factor and the Dynamic Digital Double Sampling Technique

介绍了基于0.35μm工艺设计的单片CMOS图像传感器芯片.该芯片采用有源像素结构,像素单元填充因数可达到43%,高于通常APS结构像素单元30%的指标.此外还设计了一种数字动态双采样技术,相对于传统的双采样技术(固定模式噪声约为0.5%),数字动态双采样技术具有更简洁的电路结构和更好抑制FPN噪声的效果.传感器芯片通过MPW计划采用Chartered 0.35μm数模混合工艺实现.实验结果表明芯片工作良好,图像固定模式噪声约为0.17%.     

用于0LED显示驱动芯片的双端口SRAM设计

详细描述了一种集成在OLED显示驱动芯片中的双端口SRAM设计.从电路和版图两方面对SRAM的核心部分进行了详细描述,并且设计了一种用于灰度0LED显示驱动芯片的132×64×6 bit的双端口SRAM.基于0.35μm CMOS工艺进行了芯片流片及测试,得到了正确的测试结果并已成功应用于一款OLED显示驱动芯片中.     

一种具有高填充因数和动态数字双采样技术的CMOS图像传感器

介绍了基于0.35μm工艺设计的单片CMOS图像传感器芯片.该芯片采用有源像素结构,像素单元填充因数可达到43%,高于通常APS结构像素单元30%的指标.此外还设计了一种数字动态双采样技术,相对于传统的双采样技术(固定模式噪声约为0.5%),数字动态双采样技术具有更简洁的电路结构和更好抑制FPN噪声的效果.传感器芯片通过MPW计划采用Chartered 0.35μm数模混合工艺实现.实验结果表明芯片工作良好,图像固定模式噪声约为0.17%.     

SVGA OLEDoS 微显示驱动电路的实现

本文提出了一种分辨率为800?600硅基有机发光二极管(Organic-Light-Emitting-Diode -on-Silicon, OLEDoS)像素驱动电路。采用亚阈值驱动的像素单元电路工作电流范围为170pA到11.4nA。为了保证列总线的电压维持在一个比较高的值,采样保持电路采用“乒乓”操作。驱动电路采用已经商业可用的0.35μm 2P4M的CMOS 混合信号工艺进行制备。像素单元面积大小是15*15μm2,整个芯片的尺寸为15.5?12.3mm2。实验结果表明芯片能在刷新频率为60Hz下正常工作,并且能实现64阶灰度（单色）显示。在3.3V供电电压下整个芯片的功耗大约为85毫瓦。     

Design,Analysis,and Optimization of a CMOS Active Pixel Sensor

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路. 该电路被嵌入一64×64像素阵列CMOS图像传感器，在Chartered公司0.35μm工艺线上成功流片. 在8μm×8μm像素尺寸下实现了57%的填充因子. 测得可见光响应灵敏度为0.8V/(lux·s)，动态范围为50dB. 理论分析和实验结果表明随着工艺尺寸缩小，像素尺寸减小会使光响应灵敏度降低. 在深亚微米工艺条件下，较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.     

低功耗64×64 CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的CMOS焦平面读出电路的低功耗新结构-OESCA(Odd-Even SnapshotCharge Amplifier)结构该结构像素电路非常简单,仅用三个NMOS管;采用两个低功耗设计的电荷放大器做列读出电路,分别用于奇偶行的读出,不但可有效消除列线寄生电容的影响,而且列读出电路的功耗可降低1 5%,因此OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路采用OESCA结构和1.2μm双硅双铝标准CMOS工艺设计了一个64×64规模焦平面读出电路实验芯片,其像素尺寸为50μm×50μm,读出电路的电荷处理能力达10.37pC.详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的SPICE仿真结果和试验芯片的测试结果.     

低功耗高动态范围CMOS图像传感器的设计

设计了一种低功耗高动态范围的CMOS图像传感器16×16像素阵列电路,采用条件重置的方法,钟控比较器的低功耗设计及相关时序电路的优化,在扩展CMOS图像传感器的动态范围下,极大地降低了系统的功耗.实验表明,基于标准CSM 0.35μm 2P4M CMOS工艺,用HSPICE仿真,动态范围最大可以达到普通传感器的4倍,在3.3 V下每列功耗仅为6.6μW.     

低功耗64×64CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的 CMOS焦平面读出电路的低功耗新结构— OESCA (Odd- Even SnapshotCharge Am plifier)结构 .该结构像素电路非常简单 ,仅用三个 NMOS管 ;采用两个低功耗设计的电荷放大器做列读出电路 ,分别用于奇偶行的读出 ,不但可有效消除列线寄生电容的影响 ,而且列读出电路的功耗可降低 15 % ,因此 OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路 .采用 OESCA结构和 1.2μm双硅双铝标准 CMOS工艺设计了一个 6 4× 6 4规模焦平面读出电路实验芯片 ,其像素尺寸为 5 0μm× 5 0μm ,读出电路的电荷处理能力达 10 .3     

CMOS图像传感器的最新进展及应用

随着多媒体、数字电视,可视通信等领域的热点增加,CMOS图像传感器应用前景更加广阔,在实现小像素尺寸方面,CMOS图像传感器取得了快速的进步,已有3.3μm×3.3μm像素尺寸的报道。采用0.25μm CMOS工艺技术,将生产出高性能的CMOS图像传感器,高性能CMOS摄像机有希望短期内大量出现,彩色CMOS摄像机在     

SPAD的EDA模型及其在集成淬火电路设计中的应用

针对应用于单光子探测的单光子雪崩二极管建立了EDA电路模型,讨论了模型参数设置及仿真方法,利用此模型分别完成了像素级被动淬火集成电路、像素级主动淬火及快速恢复集成电路的设计仿真,并利用CSMC公司的0.5μm CMOS工艺进行流片制作.结果表明,建立的探测器模型与CMOS电路设计相互兼容,通过合适的电路设计和参数设置,采用以上集成淬灭电路的单光子探测器的最小"盲时"可分别达到100 ns和4 ns.     

CMOS图像传感器内置电源模块的研究与设计

电源模块是CMOS图像传感器芯片的一个重要组成部分,其性能直接影响着芯片的功耗以及所拍摄画面的质量.文中从CMOS图像传感器的像素结构和列读出电路原理出发,提出了一种低功耗、可编程控制的电源模块设计思想,并采用0.18μm CMOS工艺完成了电路设计.Hspice仿真结果表明,电源模块在启动70ms后能够生成稳定、正确的电压,其平均功耗小于1mW.     

高光谱成像用高帧频CMOS图像传感器北大核心

针对高帧频、全局曝光和光谱平坦等成像应用需求,设计了一款高光谱成像用CMOS图像传感器。其光敏元采用PN型光电二极管,读出电路采用5T像素结构。采用列读出电路以及高速多通道模拟信号并行读出的设计方案来获得低像素固定图像噪声(FPN)和非均匀性抑制。芯片采用ASMC 0.35μm三层金属两层多晶硅标准CMOS工艺流片,为了抑制光电二极管的光谱干涉效应,后续进行了光谱平坦化VAE特殊工艺,并对器件的光电性能进行了测试评估。电路测试结果符合理论设计预期,成像效果良好,像素具备积分可调和全局快门功能,最终实现的像素规模为512×256,像元尺寸为30μm×30μm,最大满阱电子为400 ke^(-),FPN小于0.2%,动态范围为72 dB,帧频为450 f/s,相邻10 nm波段范围内量子效率相差小于10%,可满足高光谱成像系统对CMOS成像器件的要求。     

基于4T结构的高灵敏度CMOS图像传感器设计

基于0.35μm工艺,设计了应用于低光照环境下的低噪声、高灵敏度CMOS图像传感器。该图像传感器采用PPD 4T像素结构,像素阵列512×512,包含列级运放、水平移位寄存器、逻辑控制单元、单斜率模数转换器和偏置电路等模块。通过采用低噪声PPD 4T像素结构、低噪声列级放大器电路结构,以及对版图的优化设计等措施实现了低噪声、高灵敏度的CMOS图像传感器设计。     

像素级数字化紫外焦平面读出电路的研究

为提高紫外焦平面组件成像质量,提出了可用于紫外焦平面的像素级数字化读出电路结构。针对紫外信号微弱及焦平面探测器像素面积小的特点,设计了基于电容反馈跨阻放大器(Capacitive Trans-Impedance Amplifier,CTIA)结构、模数转换器和锁存器的紫外焦平面像素级模数转换读出电路,并给出了实现像素内模数转换的工作原理。详细讨论了像素内模数转换的实现方法,各模块的设计要求及其具体实现,并基于0.35μm DP4M CMOS工艺设计制造了面阵规模128×128、像素单元面积50μm×50μm的读出电路芯片。电路性能测试与成像实验表明:电路的精度达到1mV以下,有效位数达到11位,实现了紫外焦平面读出电路的低噪声数字化输出。     

基于CMOS集成有源传感器的 新型高能物理粒子轨迹追踪器

本文研究了一个采用标准0.35μm CMOS 工艺制造的新型高能物理粒子轨迹追踪器.这个新型的追踪器运用CMOS有源像素传感器技术(CMOS Monolithic Active Pixel Sensors,MAPS)将信号的探测与处理电路集成在一起,在像素的内部实现了相关双次采样操作(Correlated Doubled Sampling,CDS).实验芯片包含一个128行×32列的像素矩阵,其中,像素的大小为25×25μm².通过采用放射源⁵⁵Fe的测定, 得到像素的等效输入随机噪声 (Temporal Noise) 仅为12个电子而固定噪声(Fixed Pattern Noise,FPN)仅为4个电子.传感器的电荷-电压转换系数(Charge-to-Voltage conversion Factor,CVF)为60μV/e^-.测试中,芯片的信号读取速度达到了12μs/帧.     

CMOS有源像素传感器像素级噪声的分析与抑制

像素级的噪声是CMOS图像传感器的主要噪声源之一。针对CMOS有源像素传感器3T结构像素级的噪声问题,分析了3种抑制像素级噪声的方法。分析结果表明,复位晶体管的软复位噪声要小于硬复位噪声的2倍,PMOS管的1/f噪声低于NMOS管的1/f噪声,同时1/f噪声会随着栅面积的减小而增大。通过对像素的噪声分析,完成了3种像素级的集成电路的设计仿真,并采用了0.5μm标准CMOS工艺进行流片制作。测试表明,噪声的相对变化与分析结果吻合。