SiC MESFET工艺技术研究与器件研制

针对SiC衬底缺陷密度相对较高的问题,研究了消除或减弱其影响的工艺技术并进行了器件研制.通过优化刻蚀条件获得了粗糙度为2.07 nm的刻蚀表面;牺牲氧化技术去除刻蚀带来的表面损伤层,湿氧加干氧的氧化方式生长的SiO2钝化膜既有足够的厚度又保证了致密性良好的界面,减小了表面态对栅特性和沟道区的影响,获得了理想因子为1.17,势垒高度为0.72 eV的良好的肖特基特性;等平面工艺有效屏蔽了衬底缺陷对电极互连引线的影响,减小了反向截止漏电流,使器件在1 mA下击穿电压达到了65 V,40 V下反向漏电流为20μA.为了提高器件成品率,避免或减小衬底缺陷深能级对沟道电流的影响,使用该工艺制备的小栅宽SiCMESFET具有195 mA/mm的饱和电流密度,-15 V的夹断电压.初步测试该器件有一定的微波特性,2 GHz下测试其最大输出功率为30 dBm,增益大于5 dB.     

TEOS LPCVD技术在SiC功率器件工艺中的应用

应用正硅酸乙酯(TEOS)LPCVD技术实现二氧化硅在SiC晶片表面的淀积,在一定程度上弥补了SiC氧化层过薄和PECVD二氧化硅层过于疏松的弊端。采用TEOS LPCVD技术与高温氧化技术的合理运用,既保证了氧化层介质的致密性和与SiC晶片的粘附能力,又提高了器件的电性能和成品率,同时避免了为获得一定厚度氧化层长时间高温氧化的不足。采用此技术后,SiC芯片的直流成品率得到提高,微波功率器件的对比流片结果显示微波性能也得到了明显的提升,功率增益比原工艺提高了1.5 dB左右,功率附加效率提升了近10%。     

SiC VDMOS特性的影响因素分析

研究了材料、栅氧化层厚度和沟道长度对SiC VDMOS结构特性的影响.结果表明,4H-SiC器件具有更高的电流密度,因此,4H-SiC比6H-SiC更适合用于功率器件.对阈值电压和漏极电流的分析表明,在Vds＝ 0.1 V、Vgs＝15 V时,阈值电压随栅氧化层厚度的增大而线性增大,随沟道长度的增加而增大;而漏极电流密度则随栅氧化层厚度的增加而减小,随沟道长度的增加而减小.     

S波段连续波输出功率20W的SiC MESFET

采用自主开发的SiC外延材料和工艺技术,相继实现了S波段连续波状态下输出功率瓦级和10 W的SiC MESFET。经过版图设计的改进和工艺条件的优化,取得了S波段连续波状态下输出功率大于20 W,功率增益大于12 dB,功率附加效率大于30%的SiC MESFET研制结果。器件的功率增益和输出功率较以往的研制结果均得到显著提高,器件的反向截止泄漏电流也大幅度降低。由于器件未采用内匹配结构,其体积也比一般内匹配器件的体积小。研制结果为多胞合成实现更大功率输出的器件创造了条件,也使S波段连续波大功率输出器件的研制水平上了一个新的台阶。     

S波段大功率SiC MESFET的设计与工艺制作

针对SiC功率金属半导体场效应晶体管如何在实现高性能的同时保证器件长期稳定的工作,从金属半导体接触、器件制造过程中的台阶控制、氧化与钝化层的设计及器件背面金属化实现等方面进行了分析;并结合具体工艺,对比给出了部分实验结果。从测试数据看,研制的微波SiC MESFET器件性能由研制初期在S波段瓦级左右的功率输出及较低的功率增益和功率附加效率,达到了在实现大功率输出的条件下,比Si器件高的功率增益和30%以上的功率附加效率,初步体现了SiC MESFET微波功率器件的优势,器件的稳定性也得到了提升,为器件性能和可靠性的进一步提升奠定了设计和工艺基础。     

SiC MOSFET单粒子漏电退化的影响因素

高压功率器件是未来航天器进一步发展的关键,对SiC金属-氧化物-半导体场效应晶体管(MOSFET)等高压大功率器件的抗辐射研究亟待突破。在不同偏置条件下对器件的单粒子效应(SEE)进行实验,结果表明,SiC MOSFET单粒子漏电退化效应与漏源电压、离子注量以及反向栅源电压呈正相关。为进一步研究SiC MOSFET单粒子效应机理,结合实验数据进行TCAD仿真,发现器件发生单粒子效应时存在两种失效模式,第一种失效模式与Si基MOSFET类似,而第二种失效模式与SiC器件的特有结构密切相关,容易形成更高的分布电压,导致栅氧化层烧毁失效。该结果为抗辐照加固器件的研究提供了理论支撑。     

UHF频段高功率SiC SIT

采用导通SiC衬底上的SiC多层外延材料,成功制作出了国内首个SiC SIT(静电感应晶体管).该器件研制中,采用了自对准工艺、高能离子注入及高温退火工艺、密集栅深凹槽干法刻蚀工艺、PECVD SiO:和SizNy介质钝化工艺,有效抑制了漏电并提高了器件击穿电压,器件功率输出能力由此得到提升.最终28 cm栅宽SiC ...     

S波段10 W SiC MESFET的研制

采用在75 mm 4H-SiC半绝缘衬底上实现的国产SiC MESFET外延材料进行器件研制,在该器件的具体研制工艺中利用感应耦合等离子体干法腐蚀,牺牲层氧化等工艺技术,研制出2 GHz工作频率下连续波输出功率大于10 W、功率增益大于9 dB、功率附加效率不低于35%的MESFET功率样管,该器件的特征频率达6.7 GHz,最高振荡频率达25 GHz.对芯片加工工艺和器件的测试技术进行了分析,给出了相应的工艺和测试结果.     

功率VDMOS器件ESD防护结构设计研究

随着半导体工艺的不断发展,器件的特征尺寸在不断缩小,栅氧化层也越来越薄,使得器件受到静电放电破坏的概率大大增加。为此,设计了一种用于保护功率器件栅氧化层的多晶硅背靠背齐纳二极管ESD防护结构。多晶硅背靠背齐纳二极管通过在栅氧化层上的多晶硅中不同区域进行不同掺杂实现。该结构与现有功率VDMOS制造工艺完全兼容,具有很强的鲁棒性。由于多晶硅与体硅分开,消除了衬底耦合噪声和寄生效应等,从而有效减小了漏电流。经流片测试验证,该ESD防护结构的HBM防护级别达8 kV以上。     

SiC JBS二极管和SiC MOSFET的空间辐照效应及机理

基于第六代650 V 碳化硅结型肖特基二极管(SiC JBS Diode)和第三代900 V 碳化硅场效应晶体管(SiC MOSFET),开展SiC功率器件的单粒子效应、总剂量效应和位移损伤效应研究。20~80 MeV质子单粒子效应实验中,SiC功率器件发生单粒子烧毁(SEB)时伴随着波浪形脉冲电流的产生,辐照后SEB器件的击穿特性完全丧失。SiC功率器件发生SEB时的累积质子注量随偏置电压的增大而减小。利用计算机辅助设计工具(TCAD)开展SiC MOSFET的单粒子效应仿真,结果表明,重离子从源极入射器件时,具有更短的SEB发生时间和更低的SEB阈值电压。栅-源拐角和衬底-外延层交界处为SiC MOSFET的SEB敏感区域,强电场强度和高电流密度的同时存在导致敏感区域产生过高的晶格温度。SiC MOSFET在栅压偏置(U_GS=3 V,U_DS=0 V)下开展钴源总剂量效应实验,相比于漏压偏置(U_GS=0 V,U_DS=300 V)和零压偏置(U_GS=U_DS=0 V),出现更严重的电学性能退化。利用中带电压法分析发现,栅极偏置下氧化层内的垂直电场提升了陷阱电荷的生成率,加剧了阈值电压的退化。中子位移损伤会导致SiC JBS二极管的正向电流和反向电流减小。在漏极偏置下进行中子位移损伤效应实验,SiC MOSFET的电学性能退化最严重。该研究为空间用SiC器件的辐射效应机理及抗辐射加固研究提供了一定的参考和支撑。     

体积小重量轻的SiC微波脉冲功率晶体管

采用自主开发的工艺加工技术和设计方法,直接将两个微波SiC MESFET管芯在管壳内部进行并联,实现了器件在S波段脉冲状态下(工作频率2GHz,脉冲宽度30μs,占空比10%)输出功率大于30W、功率增益12dB、功率附加效率大于30%的性能指标。由于直接采用管芯并联结构,省略了内匹配网络,器件的体积和重量较以往的Si微波双极功率晶体管大为降低;采用高温氧化技术克服了传统MESFET工艺中PECVD介质产生较高界面态的不足,减小了器件的泄漏电流,提高了器件性能。器件的研制成功,初步显示了SiC微波脉冲功率器件在体积小、重量轻、增益高、脉冲大功率输出和制作工艺简单等方面的优势。     

等平面化SiC MESFET的研制

在原有设计以及工艺的基础上,采用了器件表面等平面化处理及侧壁钝化工艺,器件工作电压大幅度提高,截止漏电流降低约两个数量级,跨导提高1.5mS/mm。2GHz下测试,微波功率附加效率提高10%左右,增益平均提高了2dB,在VDS=60V的条件下单管功率输出达到了86.5W。经过内匹配和功率合成研制成大功率的SiC脉冲功率管的综合性能较好,在250W的输出功率下,器件仍然保持高达10.5dB的高增益,功率附加效率30%。台阶仪和扫描电镜观测表明,台阶高度已经大大降低,侧壁得到了钝化,尖锐突起和凹坑都已经变得平缓。     

A comparative study of the passivation films on AlGaAs/GaAsheterojunction diodes and bipolar transistors

A series of Si-based thin films, including amorphous Si, SiC, as well as the conventional SiO_x and SiN_x, was investigated in terms of the electrical characteristics of GaAs/Al_0.3Ga_0.7As heterostructure diodes and heterojunction bipolar transistors (HBTs). All the films were found effective in reducing the leakage current and long term degradation. Less size-dependence of the current gain was found for the HBTs passivated by amorphous Si and SiC. In addition, the devices passivated by amorphous Si and SiC films exhibited better performance during high power operation. This is attributed to the high thermal conductivity of these two materials     

S波段连续波SiC功率MESFET

利用国产SiC外延材料和自主开发的SiC器件工艺加工技术,实现了SiC微波功率器件在S波段连续波功率输出大于10W、功率增益大于9dB、功率附加效率不低于35%的性能样管,初步显现了SiC器件在S波段连续波大功率、高增益方面的优势。与以往的硅微波功率器件相比,在同样的频率和输出功率下,SiC微波功率器件的体积不到Si器件的1/7,重量不到Si器件的20%,其功率增益较Si器件提高了3dB以上,器件效率也得到了相应的提高。同时由于SiC微波功率器件的输入、输出阻抗要明显高于Si微波功率器件,在一定程度上可以简化或不用内匹配网络来得到比较高的微波功率增益,这就为器件的小体积、低重量奠定了基础,也为器件的大功率输出创造了条件。     

X波段大栅宽高输出功率AlGaN/GaN HEMT的研究

利用MOCVD技术研制了国产SiC衬底的GaN HEMT外延材料,方块电阻小于260 Ω/□,迁移率最大值达到2 130 cm2V-1s-1,方块电阻和迁移率不均匀性小于3%,采用新的器件栅结构和高应力SiN钝化技术,降低了大栅宽器件栅泄漏电流,提高了工作电压.研制的总栅宽为25.3 mm的四胞内匹配器件X波段输出功率达到141.25 W,线性增益大于12 dB,PAE达到41.4%.     

Enhanced current gain in SiC power BJTs using a novel surface accumulation layer transistor concept

In this paper, we demonstrate that the current gain of SiC power bipolar transistors can be improved by as large as 100% by using a novel surface accumulation layer transistor concept in which a reflecting boundary in the emitter reduces the base current. The reasons for the improved current gain are explained based on simulation results.     

S-band operation of SiC power MESFET with 20 W (4.4 W/mm) output power and 60% PAE

Previous efforts have revealed instabilities in standard SiC MESFET device electrical characteristics, which have been attributed to charged surface states. This work describes the use of an undoped "spacer" layer on top of a SiC MESFET to form a "buried-channel" structure where the active current carrying channel is removed from the surface. By using this approach, the induced surface traps are physically removed from the channel region, such that the depletion depth caused by the unneutralized surface states cannot reach the conductive channel. This results in minimal RF dispersion ("gate lag") and, thus, improved RF performance. Furthermore, the buried-channel approach provides for a relatively broad and uniform transconductance (G/sub m/) with gate bias (V/sub gs/), resulting in higher efficiency MESFETs with improved linearity and lower signal distortion. SiC MESFETs having 4.8-mm gate periphery were fabricated using this buried-channel structure and were measured to have an output power of 21 W (P/sub out//spl sim/4.4 W/mm), 62% power added efficiency, and 10.6 dB power gain at 3 GHz under pulse operation. When operated at continuous wave, similar 4.8-mm gate periphery SiC MESFETs produced 9.2 W output power (P/sub out//spl sim/2 W/mm), 40% PAE, and /spl sim/7 dB associated gain at 3 GHz.