共查询到20条相似文献,搜索用时 31 毫秒
1.
通过基于正性光刻胶的不同像元尺寸铟柱阵列及器件制备,研究In Sb面阵探测器铟柱缺陷成因与特征.分别研制了像元尺寸为50μm×50μm、30μm×30μm、15μm×15μm的面阵探测器的铟柱阵列,并制备出In Sb面阵探测器,利用高倍光学显微镜和焦平面测试系统对制备的芯片表面形貌、器件连通性及性能进行了检测与分析.研究结果表明:当像元尺寸为50μm×50μm时,芯片表面形貌和器件连通性测试结果较好;随着像元尺寸减小,芯片表面会出现铟柱相连或铟柱缺失缺陷,器件连通性测试结果与表面形貌相吻合.铟柱相连缺陷是由光刻剥离时残留铟渣引起的铟相连造成;铟柱缺失缺陷是由光刻时残留光刻胶底膜引起的铟柱缺失造成.器件相连缺陷元的响应电压与正常元基本相同,缺失缺陷元的响应电压基本为0,其周围最相邻探测单元响应电压相比正常元增加了约25%.器件缺陷元的研究结果,对通过优化探测器制作水平提升其性能具有重要参考意义. 相似文献
2.
3.
本文介绍在InSb多元列阵和硅COD的电极上生长铟柱,用红外显微镜实现铟柱对准,以及正照射式互连结构。以上方法具有工艺简单、结构紧凑、易于实现之优点。1.铟柱生长在InSb多元列阵的金电极上和硅COD的铝电极上电镀铟柱,这一工艺比表面处理 相似文献
4.
着重介绍了我们在“1 2 8×1 2 8混合式热释电非致冷焦平面探测器列阵(UFPA)”研制中铟膜及铟柱的制备和我们选择铟做混合式UFPA互连材料的理由与互连方法。强调了铟膜制备基本工艺要求。根据薄膜均匀性要求 ,计算出了蒸发源距工件的距离及所需材料量 ,确定了保证铟膜不氧化的关键数据及具体操作。文中给出了铟柱列阵显微照片 (显示了铟膜厚度)和铟柱列阵的立体形貌像 ,还介绍了铟柱列阵成型方法及铟柱生长工艺流程 ,并叙述了倒装互连技术 ,且给出了我们的成像演示照片和器件照片 ,展示了UFPA的应用前景 相似文献
5.
铟柱生长技术在红外焦平面混成器件的工艺中是比较重要的,尤其在制备高密度的混成器件中,就有更高的技术难度. 本文介绍的铟柱生长技术,已能在碲镉汞晶体表面生长出高为50μm~70μm的铟柱,在硅表面长出高为50μm的铟柱,初步满足了现阶段混成焦平面器件的互连工艺要求. 相似文献
6.
7.
8.
9.
混合式焦平面器件的电气和机械互连是焦平面器件研制中的关键工艺技术,直接关系到焦平面性能和成品率。铟凸点技术是解决热膨胀失配的一种有效的技术途径,通过合理的铟柱设计和严格控制的制造工艺,可实现探测器芯片和读出电路可靠的互连。现讨论了铟柱高度和高宽比的计算方法,分析了热膨胀变形在铟柱端面产生了最大作用力与切应变、高宽比和切变位移的关系,指出器件制造工艺误差的影响,认为矩形截面的铟柱比圆形截面的铟柱更合 相似文献
10.
针对InSb 红外焦平面芯片中InSb 与Si 读出电路热膨胀系数不匹配导致芯片龟裂及铟柱断裂现象,开展了Si基InSb 红外焦平面探测器(FPA)的研究。运用磨抛减薄技术及金刚石点切削技术对芯片背面进行精确减薄,得到厚度为15m的InSb芯片;研究了在InSb芯片和Si片上溅射及蒸发减反膜工艺,得到InSb芯片和Si片粘贴后红外中短波光谱的透过率高达88%;对器件的整体工艺路线进行了探索,最终制备出Si基128128元InSb 红外焦平面探测器器件,测试结果表明:器件探测率、响应率及串音等性能指标达到传统工艺制备的器件性能指标;经温冲试验后测试器件结构保持完好,性能未发生变化,证明该工艺路线可解决芯片受应力冲击而产生的铟柱断裂及芯片龟裂的现象,可有效提高InSb焦平面探测器芯片的成品率。 相似文献
11.
12.
13.
14.
红外焦平面器件广泛应用于国防安全、空间探测、环境监测、工业控制等各个领域,但是由于量少价高的特点,可靠性成为其技术发展的主要瓶颈之一。盲元是红外焦平面的失效像元,是对器件工作特性的反映,因此,可以用作可靠性评价和失效分析手段的重要参数。以出厂时间为界,将盲元分为初始盲元和使用盲元,并分析了其类型、性质、数量、位置及分布等方面的特征。根据红外焦平面器件结构特点,从探测器、互联铟柱和读出电路三个方面分析了盲元形成原因,全面探讨了盲元分析在研究器件损伤应力、失效位置、损伤机理上的应用,以及准确评价器件性能和提高盲元剔除精度的可行性,为器件结构的优化和工艺的改进提供了支撑。 相似文献
15.
锑化铟的电极因三维特性易产生侧壁断裂问题,互联的铟柱会侵入电极内部,影响锑化铟芯片的可靠性。使用离子束溅射沉积、热蒸发、磁控溅射等方法制备三维电极体系,并通过聚焦离子束(Focused Ion Beam, FIB)方法以及扫描电子显微镜(Scanning Electron Microscope, SEM)对其进行表征。结果表明,通过热蒸发、磁控溅射制备的电极三维覆盖情况较好,但存在电极脱落和剥离困难的问题;离子束溅射沉积方法可通过改变沉积角度、移除修正挡板来实现锑化铟三维电极的高质量制备。 相似文献
16.
17.
18.
19.
长波碲镉汞材料受结构、组分等因素影响。在制备器件过程中,刻蚀电极接触孔易发生材料损伤,影响芯片的成像性能。利用现有电感耦合等离子体(Inductively Coupled Plasma, ICP)设备刻蚀长波碲镉汞芯片电极接触孔,采用分步刻蚀以避免损伤。该方法虽可提高芯片的成像质量,但效率低,难以应用于大规模生产。为了提高刻蚀效率和实现器件大规模制备,通过对ICP刻蚀机上下电极射频功率的协同优化,开发出长波碲镉汞芯片电极接触孔一次成型工艺。经中测验证,探测器(长波320×256,像元中心间距为30 μm)的盲元率仅为0.26%。该工艺能够实现低损伤电极孔刻蚀,可推广到大批量长波红外芯片制备。 相似文献
20.
采用现有读出电路电极生长设备和直写式光刻设备开发了三维电极的制备工艺。在制备过程中,首先在读出电路表面制备三维电极,在碲镉汞芯片端生长铟饼,然后通过倒装互连工艺可以实现7.5μm像元间距的1k×1k碲镉汞芯片与读出电路的互连。可变参数包括金属生长角度、生长速率、生长厚度以及金属种类等。经研究发现,通过该工艺制备的7.5μm像元间距的三维电极高度可达到3.8μm,高度非均匀性小于3%,可以经受7.6×10-5 N的压力。三维电极的应用,降低了倒装互连工艺对HgCdTe芯片平坦度和互连设备精度的要求,大幅提高了7.5μm像元间距红外探测器的互连成品率。 相似文献