20 Gb/s 0.18 µm CMOS 1:2 分接器设计

基于CML逻辑及以电流密度为中心的设计方法,采用SMIC 0.18um CMOS工艺设计并实现了一个20Gb/s 1:2分接器. 为了电路的完整性及内部操作的可靠性,对速度具有一定制约作用的数据输入缓冲器及静态的锁存器被相应地采用. 同时,由于采用了静态的锁存器,该分接器能工作于很宽的数据速率. 测试结果表明,在1.8V电压下,本电路能可靠地工作在上至20Gb/s、下至5Gb/s（甚至更低）的输入数据速率.芯片面积为875um*640um. 功耗为144mW, 其中核心电路仅占28%左右.     

12.5Gb/s 0.18μm CMOS时钟与数据恢复电路设计

采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器(PFD)、四级环形压控振荡器(VCO)、V/I转换器、低通滤波器(LPF)、1:2分接器等模块,其中PFD采用一种新型半速率的数据采样时钟型结构,能提高工作速率达到12.5 Gb/s.芯片测试结果显示,在1.8V的工作电压下,VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s、长度为231-1的伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2.     

具有时钟提取及倍频功能的 5Gb/s全速率复接器设计

采用SMIC 0．18μm CMOS工艺设计了一个具有时钟提取及倍频功能的5Gb／s全速率2：1复接电路。整个电路由两部分构成,即：全速率2：1复接器和时钟提取及倍频环路。其中,后者从一路2．5Gb／S输入数据中提取出时钟信号,并为前者提供所需的2．5GHz及5GHz的时钟。Pottbgcker鉴频鉴相器被运用以提高环路的捕获带宽。设计广泛采用了具有速度高和抗干扰能力强等诸多优点的电流模逻辑。仿真结果表明,本电路无需任何参考时钟,无需外接元件及手动相位调整或辅助捕获,就能可靠地工作在2．4～2．9Gb／s的输入数据速率上。芯片面积为812μm×675μm。电源电压1．8V时,功耗为162mW。     

10Gb/s 0.18μm CMOS光发射机芯片

介绍了基于0.18μm CMOS工艺设计的10Gb/s光发射机电路,包括复接器和激光驱动器两部分.仿真结果表明,在1.8V电源电压作用下该电路可工作在10Gb/s速率以上,输入四路单端峰峰值为0.2V的信号时,在单端50Ω负载上的复接输出电压摆幅可达到1.4V以上,电路功耗约为230mW.芯片面积为1.77mm×0.94mm.     

2.5-Gb/s 0.18-μm CMOS全集成，低功耗时钟数据恢复电路

采用SMIC 0.18-μm CMOS 工艺设计并实现了一款基于锁相原理的单片Bang-Bang时钟恢复电路。从系统级及电路级详细论述了本电路的设计方法。本电路的有效面积为340×440 μm2。在1.8V电压下的功耗仅仅为60mW,输入灵敏度不到25mV,输出单端摆幅超过300mV。它具有800MHz的牵引带宽,相位噪声为 -111.54 dBc/Hz @10 kHz。本电路可以可靠地工作在1.8 Gb/s 到2.6 Gb/s之间的任意数据输入速率,而不需要任何参考时钟,外部调谐或外接元件。     

半速率时钟10Gb/s光纤传输用2∶1复接器设计

介绍了使用 0 2 μmGaAsHEMT工艺设计的一个 1 0Gb/s以上的光纤传输用2∶1复接器。该复接器使用了半速率时钟的结构。为了减小功耗 ,设计时使用了 3 3V的电源 ,并对每个单元进行了优化。整个芯片的功耗约为 460mW。测试结果显示 ,该电路可以工作在 1 0Gb/s以上的数据速率。     

基于0.13微米锗硅BiCMOS工艺的80 Gb/s 2:1 复接器

本文介绍了基于0.13微米锗硅BiCMOS工艺设计的超高速2:1复接器芯片,工艺fT为103 GHz。为了最大限度提高工作速度,系统方案进行了优化,采用了选择器输出直接驱动片外50 Ω负载的形式,并在输入级集成了两个宽带数据放大器和一个时钟放大器。经测试,芯片输出眼图达到了80 Gb/s的速率,单端电压摆幅为160 mV。     

12Gb/s 0.25μm CMOS低功耗1:4分接器

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

12Gb/s 0.25μm CMOS低功耗1:4分接器

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

1212Gb/s 0.25μm CMOS低功耗1∶4分接器(英文)

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

几何位相非线性变化的实验研究

本文报道了Pancharatnam位相非线性变化的实验研究，实验结果与理论预言符合得很好。Pancharatnam位相的这种非线性可能在光开关中得到应用。     

DRFM相位校正技术研究

DRFM复制信号的相位不连续会破坏输出信号的相干性，影响干扰效果。将信号取样的起始和终止相位之差记录下来，并在信号复制时进行相位补偿的新技术，可以消除复制信号首尾相位差，并简化电路。3比特相位DRFM中相位校正的精度优于π／4。     

基于线性移相误差的[WT《A》]N步移相算法

移相误差是影响移相干涉术测量精度的主要来源,针对移相器的线性移相误差,文中提出一种新型的移相干涉术算法-N步移相算法。该算法通过最小二乘法估计出移相器做等步移相时的实际移相相位,利用上述估计值代入相位计算公式获得被测物体的相位分布。同时对该算法进行仿真研究,其结果表明,算法能准确地估计移相相位,获得被测物体的精确相位分布,并可实现λ/100的高精度测量,且在测量精度上明显优于其他算法。     

提高相位干涉仪测向精度与改善测角范围的探讨

简单介绍单基线相位干涉仪测向的基本原理，针对其测向范围与测向精度的矛盾，利用多基线相位干涉仪即可解决这一矛盾，既能增大测向范围，又可以达到高的测向精度，关键在于如何解相位模糊问题，文章给出一种解模糊的方法。     

和差两路相位不平衡性探讨

对和差两路相位的形成、影响相位不平衡性因素进行详细的分析，并在此基础上，提出减小和差两路相位差的方法。     

一种改进的射频相位校准方法

根据微差变频移相原理,提出了一种射频相位校准的新方法.该新方法采用固定电长度,微小改变信号频率实现移相的新途径对射频相位进行校准.理论分析和实测结果证明,此新方法能提高射频相位的校准准确度,在实际工作中有一定的实用性.     

基于相位测量法测量透射式相位光栅的表面形貌

建立了一套基于马赫-曾德尔干涉仪的测量系统,获得了透射式相位光栅的相位信息并推算出光栅的表面形貌。给出了相位测量法的基本原理,运用傅里叶变换法和相位解包裹技术,对实验系统采集的干涉图的相位信息进行处理并计算出光栅的高度、周期和底角等结构参数。结果表明,该测量方法和系统能够精确地测量光学相位元件的表面形貌,具有较高的实用价值。     

卫星通信地球站终端设备锁相源相位噪声分配方法

提出一种单路单载波卫星通信地球站终端设备中各锁相源相位噪声的分配方法，并联系地球站终端设备的研制任务给出一个实例。     

信号分析教材中相频谱内容的改进建议

相频谱在频谱分析中占有重要地位,它包含了信号的大量信息。相频谱计算是＂测试技术＂课程教学中的难点,但教科书中对相频谱重视不够,这给教学造成了较大困难。本文在介绍初相位概念的基础上,系统总结了周期信号相频谱求解中的主要问题,并提出了一些建议,以弥补现有教材中这部分内容的不足。     

Frequency Independent Nonlinear Feedforward Phase Estimator

The major focus of this work deals with fast and efficient phase estimation in an additive white Gaussian noise environment, where the received signal is a function of both phase and frequency error (, ). The paper proposes a modified version of the Viterbi and Viterbi phase estimator, and compares this modified version with the original. The comparison is performed in terms of two criteria – estimator variance and phase ambiguity resolution. Results suggest that the new estimator has a lower variance than the original technique when a frequency error is present. In addition, when the frequency is perfectly synchronized, the two estimators yield similar performances at moderate to high levels of signal-to-noise ratios. Phase ambiguity resolution by unique word preambles is also investigated. Although the new estimator requires additional processing to resolve ambiguity, its probability of resolution error is shown to be almost the same as for the V & V estimator.