0.18 μm CMOS 10 Gb/s光接收机的单片集成数据再生电路

利用TSMC 0.18 μm CMOS工艺设计的,应用于光纤传输系统SDH STM-64速率级(10 Gb/s)的单片光接收机.该接收机包括限幅放大器、时钟恢复、数据判决电路.后仿真可工作在10 Gb/s速率上.该电路采用1.8 V电源电压,功耗500 mW,50 Ω负载上单端输出.摆幅340 mV,芯片面积1.968 mm×1.135 mm.     

0．18μm CMOS工艺10Gb／s VCSEL电压驱动器设计

采用SMIC0．18μm1P6M混合信号CMOS工艺设计了10Gb／sVCSEL电压驱动器,可以用于驱动共阴结构的VCSEL。电路采用了RC负反馈技术和C3A（电容耦合电流放大器）结构,仿真结果表明,电路在10Gb／s速率下工作性能良好,最高可工作至12．5Gb／s。电路采用1．8V和3．5V电压供电,直流总功耗为164mw。     

0118 Lm CMOS 10 Gbös 光接收机的 单片集成数据再生电路

摘　要: 利用TSMC 0118 Lm CMO S 工艺设计的, 应用于光纤传输系统SDH STM 264 速率级(10 Gb?s ) 的单片光接收 机。该接收机包括限幅放大器、时钟恢复、数据判决电路。后仿真可工作在10 Gb?s 速率上。该电路采用118V 电源电压, 功耗500 mW , 50 8 负载上单端输出。摆幅340 mV , 芯片面积11968 mm ×11135 mm。     

用于SDH-64光发射机的低功耗CMOS 4∶1复接器

介绍了可用于SDH STM-64光纤传输系统的4∶1复接器.整个电路采用树型结构,低速的复接单元采用动态双相伪NMOS逻辑实现,高速的复接单元采用SCL逻辑实现,提出了一种新型采用正反馈对的单端转双端电路,实现由低速单元到高速单元的逻辑变换.基于此结构的全定制单片集成电路采用0.18 μm CMOS工艺设计并实现.测试结果表明,在供电电压1.8 V,50 Ω负载条件下,复接输出数据速率超过10 Gbit/s,在标准速率10 Gbit/s,输出电压峰-峰值180 mV时,功耗仅为180mW,抖动4.9/s(rms),芯片面积为0.89 mm2×0.7 mm2.     

基于系数可调FFE的10 Gb/s发送端的设计

采用SMIC 40 nm CMOS工艺,设计了一种工作在10 Gb/s的SerDes高速串行接口发送端电路,并创新性地提出了一种系数可调的FFE结构,使电路能适用于不同衰减的信道。电路主要模块为复接器、3阶FFE均衡器。复接器采用经典半速率结构,使用数字模块搭建,降低了功耗,并通过设计使采样时钟位于输入的最佳采样点,抑制了毛刺的产生。FFE均衡器采用结构简单的TSPC类型D触发器、低功耗的选择器和系数可调节抽头加法电路,使信号达到均衡效果,补偿信道的衰减。仿真结果显示,电路稳定工作于10 Gb/s,在1.1 V电源电压下功耗仅为30 mW。     

5-Gb/s 0.18-μm CMOS集成时钟提取功能的2:1复接器设计

摘要：采用SMIC 0.18um CMOS工艺设计并实现了一个5-Gb/s在片集成时钟提取功能的2:1复接器,且该时钟提取子电路具有自动相位对准功能.芯片面积为670um*780um.在1.8V电压下,总功耗为112 mW, 输入灵敏度在50 mV以下, 输出单端摆幅大于300 mV. 测试结果表明,该复接器能够在不需要任何外接元件、参考时钟或外部相位调整下可靠地工作在1.8 Gb/s至2.6 Gb/s之间的任何输入数据速率. 该芯片可被用在并行光互连系统中.     

10 Gb/ s 0. 18 􀀁m CMOS 激光二极管驱动器芯片

基于0．18μm CMOS工艺设计的10Gb／s激光二极管驱动器电路。核心单元为两级直接耦合的差分放大器，电路中采用了并联峰化技术和放大级直接耦合技术以扩展带宽，降低功耗。模拟结果表明，在1．8V电源电压作用下该电路可工作在10Gb／s速率上，输入单端峰峰值为0．3V的差分信号时，在单端50Ω负载上的输出电压摆幅可达到1．4V，电路功耗约为85mW。     

24Gb/s GaAs PHEMT激光二极管/调制器驱动器

采用0.2μm GaAs PHEMT工艺设计并实现了超高速光纤通信系统用激光二极管/调制器集成驱动器电路.整个电路由带源极跟随器的两级差分放大电路、电容耦合电流放大器和输出电路组成.电路芯片面积为1.0mm×0.9mm.测试结果表明,采用单一+5V电源供电时直流功耗为1.5W,输出最高电压幅度为2.4V,电路最高工作速率高于24Gb/s,可以应用于光纤通信SDH(synchronous digital hierarchy)传输系统.     

24Gb/s GaAs PHEMT激光二极管/调制器驱动器

采用0.2μm GaAs PHEMT工艺设计并实现了超高速光纤通信系统用激光二极管/调制器集成驱动器电路.整个电路由带源极跟随器的两级差分放大电路、电容耦合电流放大器和输出电路组成.电路芯片面积为1.0mm×0.9mm.测试结果表明,采用单一 5V电源供电时直流功耗为1.5W,输出最高电压幅度为2.4V,电路最高工作速率高于24Gb/s,可以应用于光纤通信SDH(synchronous digital hierarchy)传输系统.     

10Gb/s,0.2μm GaAs PHEMT跨阻放大器分析与设计

对基于0.2μm GaAs PHEMT工艺设计的10Gb/s低噪声前置放大器进行了理论分析与仿真,并且进行了流片测量验证.电路采用共源结构,噪声小,灵敏度高.测量结果表明该前置放大器在3.3V单电源、50Ω输出负载的条件下,跨阻为57.8dB·Ω,带宽可达到11GHz,芯片面积为0.5mm×0.4mm.测试结果与理论分析和仿真结果比较符合,此前置放大器可以工作在10Gb/s速率.     

10Gb/s,0.2μm GaAs PHEMT跨阻放大器分析与设计

对基于0.2μm GaAs PHEMT工艺设计的10Gb/s低噪声前置放大器进行了理论分析与仿真,并且进行了流片测量验证.电路采用共源结构,噪声小,灵敏度高.测量结果表明该前置放大器在3.3V单电源、50Ω输出负载的条件下,跨阻为57.8dB·Ω,带宽可达到11GHz,芯片面积为0.5mm×0.4mm.测试结果与理论分析和仿真结果比较符合,此前置放大器可以工作在10Gb/s速率.     

一种数据时钟恢复电路的研究与设计

提出了一种支持双数据率的数据时钟恢复电路,对电路中的鉴相器、环路滤波器、压控振荡器等进行了详细的分析研究和设计.基于0.18μm CMOS工艺,在电源电压1.8V下对电路进行仿真.仿真结果显示,电路在2.7 Gb/s和1.62 Gb/s随机流下的抖动峰峰值分别为14 ps和12ps,功耗为80 mW.测试结果显示,时钟恢复电路在2.7 Gb/s和1.62 Gb/s随机流下的抖动峰峰值分别为38 ps和27 ps.     

半速率时钟10Gb/s光纤传输用2∶1复接器设计

介绍了使用 0 2 μmGaAsHEMT工艺设计的一个 1 0Gb/s以上的光纤传输用2∶1复接器。该复接器使用了半速率时钟的结构。为了减小功耗 ,设计时使用了 3 3V的电源 ,并对每个单元进行了优化。整个芯片的功耗约为 460mW。测试结果显示 ,该电路可以工作在 1 0Gb/s以上的数据速率。     

用于SDH STM-64光发射机的GaAs PHEMT激光驱动器

介绍了用于SDH系统STM-64速率光发射机用的激光二极管/光调制器驱动器集成电路的设计。电路采用法国OMMIC公司的0.2μm GaAs PHEMTs工艺设计并制造,可以驱动激光二极管和电吸收式调制器。电路由输入匹配电路、预放大电路、源极跟随器、主放大电路、电容耦合电流放大器和输出电路组成。电路芯片面积1.0mm×0.9mm。测试结果表明,电路采用单一正5V电源供电,直流功耗1.4W,可以在10Gb/s速率下正常工作,眼图良好。最高工作速率高于20Gb/s,输出电压幅度2.8V。     

10Gb/s×12通道VCSEL驱动器阵列设计

采用0.18μm CMOS工艺设计了12通道并行垂直腔面发射激光器(VCSEL:Vertical CavitvSurface Emitt ing Laser)驱动阵列.仿真结果表明,1.8V电源供电时,该电路单通道输出调制电流可达30mA,工作速率为10Gb/s,最大可达12Gb/s,12路并行通道的总带宽为120Gb/s,该驱动阵列电路可用于高速芯片间光互连.     

半速率时钟10Gb／s光纤传输用2：1复接器设计

介绍了使用0．2μm GaAsHEMT工艺设计的一个10Gb／s以上的光纤传输用2：1复接器。该复接器使用了半速率时钟的结构。为了减小功耗，设计时使用了3．3V的电源，并对每个单元进行了优化。整个芯片的功耗约为460mW。测试结果显示，该电路可以工作在10Gb／s以上的数据速率。     

10Gb/s光调制器InGaP/GaAs HBT驱动电路的研制

采用自行研发的4英寸InGaP/GaAs HBT技术,设计和制造了10Gb/s光调制器驱动电路.该驱动电路的输出电压摆幅达到3V_pp,上升时间为34.2ps(20~80%),下降时间为37.8ps(20~80%),输入端的阻抗匹配良好(S11=-12.3dB@10GHz),达到10Gb/s光通信系统(SONET OC-192,SDH STM-64)的要求.整个驱动电路采用-5.2V的单电源供电,总功耗为1.3W,芯片面积为2.01×1.38mm².     

用于10Gb/s光接收机的BiCMOS放大电路

设计了一种用于SDH系统STM-64(10Gb/s)速率级光接收机中的BiCMOS放大电路,包括NMOS共栅-共源前置放大器和差分式BiCMOS主放大器;各个放大器中都引入了负反馈;并精选了元器件参数,采取了提速措施,以保证放大电路在低功耗下工作在10Gb/s或更高速率上.实验结果表明,所设计的放大电路在10Gb/s速率上,主放大器输入动态范围为42dB(3.2～500mV),50Ω负载电阻上的输出限幅约为250mV,小信号输入时的最高工作速率达到12Gb/s,放大电路可采用1.8～5.6V电源供电,平均功耗约为230mW,从而满足了光纤通信系统中的高性能要求.     

2.5Gb/s单片时钟恢复数据判决与1∶4分接集成电路的设计(英文)

用0.25μmCMOS工艺实现一个复杂的高集成度的2.5Gb/s单片时钟数据恢复与1∶4分接集成电路.对应于2.5Gb/s的PRBS数据(231-1),恢复并分频后的625MHz时钟的相位噪声为-106.26dBc/Hz@100kHz,同时2.5Gb/s的PRBS数据分接出4路625Mb/s数据.芯片面积仅为0.97mm×0.97mm,电源电压3.3V时核心功耗为550mW.     

2.5Gb/s单片时钟恢复数据判决与1:4分接集成电路的设计

用0.25μm CMOS工艺实现一个复杂的高集成度的2.5Gb/s单片时钟数据恢复与1:4分接集成电路.对应于2.5Gb/s的PRBS数据(231-1),恢复并分频后的625MHz时钟的相位噪声为-106.26dBc/Hz@100kHz,同时2.5Gb/s的PRBS数据分接出4路625Mb/s数据.芯片面积仅为0.97mm×0.97mm,电源电压3.3V时核心功耗为550mW.